Use este identificador para citar ou linkar para este item: http://repositorio.utfpr.edu.br/jspui/handle/1/5077
Título: Algoritmo modular de estimação de sincrofasores de sequência positiva
Título(s) alternativo(s): Modular positive sequence synchrophasor estimation algorithm
Autor(es): Carvalho, Gabriel Ubirajara de
Orientador(es): Denardin, Gustavo Weber
Palavras-chave: Redes elétricas inteligentes
Sistemas de Energia Elétrica
Algoritmos computacionais
Smart power grids
Electric power systems
Computer algorithms
Data do documento: 27-Mar-2020
Editor: Universidade Tecnológica Federal do Paraná
Câmpus: Pato Branco
Citação: CARVALHO, Gabriel Ubirajara de. Algoritmo modular de estimação de sincrofasores de sequência positiva. 2020. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2020.
Resumo: A tendência do aumento da inserção de fontes de geração distribuída ao sistema elétrico,juntamente com os avanços tecnológicos na área de processamento e comunicação de dados, têm fomentado a discussão sobre as redes inteligentes (smart-grids). Nesse contexto a unidade de medição fasorial sincronizada (Phasor Measurement Unit -PMU)se apresenta como um elemento fundamental para suprir os dados necessários sobre diferentes pontos do sistema tanto em nível de transmissão quanto de distribuição.Embora a implementação dosistema de medição fasorial sincronizada (Synchronized Phasor Measurement System -SPMS)seja de grande interesse para os operadores, barreiras orçamentárias impedem sua disseminação em grande escala. Portanto, pesquisas são direcionadas a propor a construção de uma PMU de baixo custo.A maioria das propostas utilizam algoritmos baseados na transformada discreta de Fourier (Discrete Fourier Transform-DFT)para a estimação de sincrofasores, técnica utilizada desde o primeiro relé de distância de componente simétrica produzido na década de 1980 o qual serviu de base para dar origem a PMU no final da mesma década.A DFT requer pouco esforço computacional e isso foi o que motivou sua utilização naquele tempo devido aos escassos recursos de processamento.No entanto essa técnica possui suas limitações. Atualmente a abundância de recursos computacionais permite o estudo e a implementação de rotinas mais robustas e menos limitadas, capazes de aprimorar os recursos e funcionalidades em dispositivos. O presente trabalho apresenta o projeto, análise e teste experimental de um algoritmo de medição de sincrofasores de sequência positiva baseado em um laço de captura de fase de referência síncrona (Synchronous Reference Frame-PLL-SRF-PLL)em conformidade com os padrões IEEE C37.118.1-2011 esua emenda C37.118.1a-2014.A abordagem apresentada consiste em um algoritmo de três estágios, sendo o primeiro uma demodulação trifásica, que separa a componente de sequência positiva da componente de sequência negativa no domínio da frequência, bem como remove a sequência zero. O segundo estágio é um filtro de resposta finita ao impulso(Finite Impulse Response-FIR) que é aplicado com o intuito de melhorar a rejeição a ruídos e interferência. Essa classe de filtros digitais foi escolhida por sua característica de fase linear e atraso de grupo constante. Finalmente, o último estágio é realizado por um SRF-PLL com normalização de magnitude e controlador proporcional-integral, que estima amplitude,fase,frequência e taxa de variação de frequência(Rate Of Change Of Frequency-ROCOF). Os resultados experimentais obtidos por uma plataforma de testes mostram que os critérios de estado estacionário são atendidos, com destaque para a imunidade contra interferências fora de banda.
Abstract: The trend of increasing the insertion of distributed generation sources to the electrical system, together with technological advances in the area of data processing and communication, has fostered the discussion on smart grids. In this context, the synchronized Phasor Measurement Unit (PMU) presents itself as a fundamental element to supply the necessary data on different points of the system, both in terms of transmission and distribution. Although the implementation of Synchronized Phasor Measurement Systems (SPMS) is of great interest to operators, budgetary barriers prevent their dissemination on a large scale. Therefore, research is aimed at proposing the construction of a low-cost PMU. Most of the proposals use algorithms based on the Discrete Fourier Transform (DFT) for synchrophasors estimation, a technique used since the first symmetric component distance relay produced in the 1980s, which served as a basis to give rise to PMU at the end of same decade. DFT requires little computational effort, and that was what motivated its use at that time due to the scarce processing resources. However, this technique has its limitations. Currently, the abundance of computational resources allows the study and implementation of more robust and less limited routines, capable of improving the features and functionality of the devices. The present work presents the design, analysis and experimental test of a positive sequence synchrophasor measurement algorithm based on a Synchronous Reference Frame Phase-locked Loop (SRF-PLL) in accordance with IEEE C37.118.1-2011 standards and its amendment C37.118.1a-2014. The approach presented consists of a three-stage algorithm, the first being a three-phase demodulation, which separates the positive sequence component from the negative sequence component in the frequency domain, as well as removes the zero sequence. The second stage is a Finite Impulse Response (FIR) filter that is applied in order to improve noise rejection and interference. This class of digital filters was chosen for its characteristic of linear phase and constant group delay. Finally, the last stage is performed by an SRF-PLL with magnitude normalization and proportional-integral controller, which estimates amplitude, phase, frequency and Rate Of Change Of Frequency (ROCOF). The experimental results obtained by a testing platform shows that the steady state criteria are met, with emphasis on immunity against out-of-band interference.
URI: http://repositorio.utfpr.edu.br/jspui/handle/1/5077
Aparece nas coleções:PB - Programa de Pós-Graduação em Engenharia Elétrica

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
algoritmomodularsincrofasores.pdf4,48 MBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.