Use este identificador para citar ou linkar para este item:
http://repositorio.utfpr.edu.br/jspui/handle/1/40323| Título: | Simulador web de arquiteturas baseadas no processador neander: uma ferramenta de apoio ao ensino de arquitetura e organização de computadores |
| Título(s) alternativo(s): | Web simulator of architectures based on the neander processor: a tool for supporting the teaching of computer architecture and organization |
| Autor(es): | Brito, Cesar Wrzecionek de |
| Orientador(es): | Baqueta, Jeferson José |
| Palavras-chave: | Arquitetura de computador Aplicações Web Ensino auxiliado por computador Simulação (Computadores) Computer architecture Web applications Computer-assisted instruction Computer simulation |
| Data do documento: | 10-Dez-2025 |
| Editor: | Universidade Tecnológica Federal do Paraná |
| Câmpus: | Toledo |
| Citação: | BRITO, Cesar Wrzecionek de. Simulador web de arquiteturas baseadas no processador neander: uma ferramenta de apoio ao ensino de arquitetura e organização de computadores. 2025. Trabalho de Conclusão de Curso (Tecnologia em Sistemas para Internet) - Universidade Tecnológica Federal do Paraná, Toledo, 2025. |
| Resumo: | O ensino de Arquitetura e Organização de Computadores (AOC) apresenta desafios significativos em cursos de tecnologia, dada a natureza abstrata do funcionamento do hardware e a necessidade de compreensão do funcionamento interno dos processadores. Nesse contexto, o uso de simuladores consolida-se como uma estratégia pedagógica eficiente para aproximar a teoria da prática. Este trabalho apresenta o desenvolvimento de um simulador web para o processador didático Neander, visando apoiar o processo de ensino-aprendizagem desta arquitetura. A ferramenta desenvolvida conta com uma arquitetura modular e oferece funcionalidades essenciais, como um editor de código para linguagem de montagem (assembly), mecanismos de persistência local de arquivos e dois modos de execução: passo a passo e integral. O sistema permite a visualização detalhada do estado final da memória e dos registradores após o processamento, facilitando a compreensão dos efeitos das instruções sobre o hardware. Como resultado, entrega-se uma ferramenta acessível e focada na precisão da execução, reduzindo a distância entre os conceitos teóricos e a experimentação prática em disciplinas introdutórias de computação. |
| Abstract: | Teaching Computer Architecture presents significant challenges in technology courses due to the abstract nature of how hardware works and the requirement to understand the internal operations of processors. In this context, the use of simulators has become an effective pedagogical strategy to bridge the gap between theory and practice. This work presents the development of a web-based simulator for the Neander didactic processor, aimed at supporting the teaching-learning process of this architecture. The developed tool features a modular architecture and offers essential functionalities, such as an assembly language code editor, local file persistence mechanisms, and both step-by-step and full program execution modes. The system enables detailed visualization of the final state of memory and registers after processing, facilitating the understanding of instruction effects on the hardware. As a result, this work delivers an accessible tool focused on execution accuracy, reducing the distance between theoretical concepts and practical experimentation in introductory computing courses. |
| URI: | http://repositorio.utfpr.edu.br/jspui/handle/1/40323 |
| Aparece nas coleções: | TD - Tecnologia em Sistemas para Internet |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| simuladorwebprocessadorneander.pdf | 1,14 MB | Adobe PDF | Visualizar/Abrir |
Este item está licenciada sob uma Licença Creative Commons
