DSpace
 

Repositório Institucional da UTFPR >
POS - Programas de Pós-Graduação Stricto-Sensu (Mestrados e Doutorados) >
MEST - Dissertações >

Por favor, utilize esse identificador para citar este item ou usar como link: http://repositorio.utfpr.edu.br/jspui/handle/1/204

Título: Implementação de modelos de redes de Petri em hardware de lógica reconfigurável
Autores: Antiqueira, Perci Ayres
Orientadores: Lima, Carlos Raimundo Erig
Simão, Jean Marcelo
Palavras-chaves: Redes de Petri
VHDL (Linguagem descritiva de hardware)
Arranjos de lógica programável em campo
Dispositivos lógicos programáveis
Petri nets
VHDL (Computer hardware description language)
Field programmable gate arrays
Programmable logic devices
Data de Emissão: 13-Abr-2012
Campus: Curitiba
Citação: ANTIQUEIRA, Perci Ayres. Implementação de modelos de redes de Petri em hardware de lógica reconfigurável. 2011. 125 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2011.
Resumo: Neste trabalho de pesquisa, foi realizado um estudo dos principais tipos de ferramentas para modelagem de hardware buscando-se verificar as vantagens da utilização de Redes de Petri para a modelagem de sistemas dinâmicos e concorrentes e de sua implementação em hardware. Observou-se que apesar de existirem ferramentas para esta finalidade, existem pontos que podem ser trabalhados para facilitar o acesso a esta tecnologia. Assim, foi desenvolvido um método para facilitar a implementação de sistemas modelados em Redes de Petri, em hardware de lógica reconfigurável. Para isto, utilizou-se um software de captura onde, a partir do gráfico do modelo em Rede de Petri, é gerado um arquivo de descrição no formato PNML - Linguagem de Marcação para Rede de Petri (Petri Net Markup Language). A partir desta descrição, é gerado um arquivo de descrição de hardware no formato VHDL - Linguagem de Descrição de Hardware VHSIC (VHSIC Hardware Description Language), que pode ser gravado em um circuito de lógica reconfigurável. Para possibilitar esta etapa, foi realizado o desenvolvimento de uma ferramenta que gera um arquivo em linguagem VHDL a partir da descrição no formato PNML. A ferramenta desenvolvida é descrita em detalhes, mostrando todas as etapas e critérios utilizados na conversão. Para validar o método, é mostrado um exemplo de aplicação com a implementação em FPGA - Matriz de Portas Programável em Campo (Field Programmable Gate Arrow), de uma Rede de Petri modelando uma planta industrial hipotética. Finalmente é feita uma comparação de desempenho entre o modelo executado em hardware com o modelo executado em software.
Abstract: In this research work, was performed a study of main types of hardware modeling tools searching to verify the advantages of utilizing for modeling dynamic and concurrent systems and for its hardware implementation. It was observed that even though there are tools for this purpose, exists some points that may be worked out to facilitate access to this technology. So, was developed a method for facilitate implementation of systems modeled in Petri nets, in reconfigurable logic hardware. For that, was utilized a capture software where, from the graphic of the Petri net model, is generated a description in PNML (Petri Net Markup Language) format. From this description, is generated a hardware description file in VHDL (VHSIC Hardware Description Language) format, that may be loaded in a reconfigurable logic circuit. To make possible this stage, was performed the development of tool that generate a file in VHDL language from the description in PNML format. The developed tool is described in details, showing all stages and criteria utilized in the conversion. To validate the method, is showed an application example for this toll with the implementation in FPGA (Field Programmable Gate Arrow), of a Petri net modeling a hypothetic industrial plant. Finally, a performance comparison is made between the model executed in hardware and the model executed in software.
URL: http://repositorio.utfpr.edu.br/jspui/handle/1/204
Aparece nas Coleções:MEST - Dissertações

Arquivos neste Item:

Arquivo Descrição TamanhoFormato
CT_CPGEI_M_ Antiqueira, Percy Ayres_2011.pdf4,82 MBAdobe PDFVer/abrir
Recomendar este item
Mostrar estatísticas

Itens protegidos por copyright, com todos os direitos reservados, Salvo indicação em contrário.

 

UTFPR Creative Commons RCAAP

Av. Sete de Setembro, 3165 - Rebouças CEP 80230-901 -Curitiba -PR - Brasil
                           Telefone Geral +55 (41) 3310-4511

                 Repositório, implementado com DSpace, mantido pela UTFPR
UTFPR