Use este identificador para citar ou linkar para este item:
http://repositorio.utfpr.edu.br/jspui/handle/1/15819| Título: | Implementação de um algoritmo de comunicação embarcado em dispositivo lógico programável com aplicação de técnica de multiplexação em frequência |
| Autor(es): | Woss, Anderson Carlos |
| Orientador(es): | Neves Junior, Paulo de Tarso |
| Palavras-chave: | Dispositivo de lógica programável VHDL (Linguagem descritiva de hardware) Circuitos integrados - Simulação por computador Arranjos de lógica programável em campo Multiplexação Rádio - Receptores e recepção Programmable logic devices VHDL (Computer hardware description language) Integrated circuits - Computer simulation Field programmable gate arrays Multiplexing Radio - Receivers and reception |
| Data do documento: | 4-Ago-2014 |
| Editor: | Universidade Tecnológica Federal do Paraná |
| Câmpus: | Toledo |
| Citação: | WOSS, Anderson Carlos. Implementação de um algoritmo de comunicação embarcado em dispositivo lógico programável com aplicação de técnica de multiplexação em frequência. 2014. 88 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Toledo, 2014. |
| Resumo: | Este trabalho relata o processo de implementação em VHDL (VHSIC Hardware Description Language) de um algoritmo de comunicação com aplicação da técnica OFDM (Orthogonal Frequency-Divide Multiplexing) e modulação QAM (Quadrature Amplitude Modulation). A modulação pode ser feita através da transformada de Fourier, ou da transformada rápida de Fourier (FFT), quando digitalmente. Desta forma, a FFT é implementada com base no algoritmo de Cooley -Tukey, na configuração Radix-2, com comprimento de oito pontos, utilizando números na representação com ponto flutuante de 32 bits. O código desenvolvido foi sintetizado no software Altera Quartus II e simulado no ModelSim. Como resultado, conseguiu-se transmitir um texto de 561 caracteres com sucesso, a partir da simulação funcional, a uma taxa de 34,5 MB/s utilizando um clock de 50 MHz, sendo possível sua recuperação sem erros no receptor, porém, devido às multiplicações com ponto flutuante e estrutura adotada para a FFT, o código sintetizado exigiu mais recursos que os dispositivos disponíveis continham e não foi possível embarcá-lo. |
| Abstract: | This paper describes the process of implementation in VHDL (VHSIC Hardware Description Language) of a communication algorithm with applications of OFDM (Orthogonal Frequency-Divide Multiplexing) technique and QAM (Quadrature Amplitude Modulation). The modulation can be done by Fourier transform or the fast Fourier transform (FFT) when digitally. Thus, the FFT is implemented based on the Cooley-Tukey algorithm, in the Radix-2 configuration, with a length of eight points, using numbers in floating-point representation of 32 bits. The code developed was synthesized in Altera Quartus II and simulated in ModelSim. As a result, it was possible to transmit a text of 561 characters successfully, from functional simulation, at a rate of 34.5 MB/s using a clock of 50 MHz, with possible recovery without errors at the receiver, however, due to the floating-point multiplications and structure adopted for the FFT, the synthesized code demanded more resources than available devices contained and was not possible embed it. |
| URI: | http://repositorio.utfpr.edu.br/jspui/handle/1/15819 |
| Aparece nas coleções: | TD - Engenharia Eletrônica |
Arquivos associados a este item:
| Arquivo | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| TD_COELE_2014_1_ 06.pdf | 3,32 MB | Adobe PDF |  Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.