Use este identificador para citar ou linkar para este item: http://repositorio.utfpr.edu.br/jspui/handle/1/8291
Registro completo de metadados
Campo DCValorIdioma
dc.creatorHieda, Eduardo Koji
dc.creatorCordeiro, Luis Paulo Scolaro
dc.creatorRibeiro, Marcos Vinícius Campos
dc.date.accessioned2020-11-11T14:05:49Z-
dc.date.available2020-11-11T14:05:49Z-
dc.date.issued2013-05-09
dc.identifier.citationHIEDA, Eduardo Koji; CORDEIRO, Luis Paulo Scolaro; RIBEIRO, Marcos Vinícius Campos. Implementação digital de algoritmo de sincronismo aplicado ao controle de conversores estáticos. 2013. 95 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Curitiba, 2013.pt_BR
dc.identifier.urihttp://repositorio.utfpr.edu.br/jspui/handle/1/8291-
dc.description.abstractThis research presents the implementation of a PLL firmware using a dsPIC, since this DSP has predefined functions and interruptions in its internal library assisting the PLL firmware development. The implemented PLL was tested on a prototype developed on LPEE at UTFPR. The reference used in the development of this prototype was the COPEL electrical grid, this one working on a 127 V voltage and 60 Hz frequency. It has been found that the implemented control system is efficient in these conditions, maintaining accurately synchronism in the electrical grid within the limits imposed by the electric company.pt_BR
dc.languageporpt_BR
dc.publisherUniversidade Tecnológica Federal do Paranápt_BR
dc.subjectConversores analógicos-digitaispt_BR
dc.subjectProcessamento de sinais - Técnicas digitaispt_BR
dc.subjectControle automáticopt_BR
dc.subjectAnalog-to-digital converterspt_BR
dc.subjectSignal processing - Digital techniquept_BR
dc.subjectAutomatic controlpt_BR
dc.titleImplementação digital de algoritmo de sincronismo aplicado ao controle de conversores estáticospt_BR
dc.typebachelorThesispt_BR
dc.description.resumoEste trabalho apresenta a implementação de um PLL (Phase Locked Loop) em firmware utilizando-se de um dsPIC, visto que este DSP possui funções e interrupções pré-definidas em sua biblioteca interna facilitando o desenvolvimento do firmware. O PLL implementado foi testado com o auxílio de um protótipo montado no laboratório LPEE (Laboratório de Processamento Eletrônico de Energia) da UTFPR, sendo que a referência utilizada no desenvolvimento deste foi a rede elétrica da COPEL (Companhia Paranaense de Energia), com uma tensão de 127 V e frequência de 60 Hz. Verificou-se que o sistema de controle implementado é muito eficiente nessas condições, mantendo o sincronismo constante com precisão e dentro dos limites impostos pela concessionária de energia.pt_BR
dc.degree.localCuritibapt_BR
dc.publisher.localCuritibapt_BR
dc.contributor.advisor1Romaneli, Eduardo Félix Ribeiro
dc.contributor.advisor-co1Assef, Amauri Amorin
dc.publisher.departmentDepartamento Acadêmico de Eletrotécnicapt_BR
dc.subject.cnpqEngenharia de Controle e Automaçãopt_BR
Aparece nas coleções:CT - Engenharia de Controle e Automação

Arquivos associados a este item:
Arquivo Descrição TamanhoFormato 
CT_COEAU_2013_1_02.pdf1,83 MBAdobe PDFThumbnail
Visualizar/Abrir


Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.