Use este identificador para citar ou linkar para este item:
http://repositorio.utfpr.edu.br/jspui/handle/1/8291
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Hieda, Eduardo Koji | |
dc.creator | Cordeiro, Luis Paulo Scolaro | |
dc.creator | Ribeiro, Marcos Vinícius Campos | |
dc.date.accessioned | 2020-11-11T14:05:49Z | - |
dc.date.available | 2020-11-11T14:05:49Z | - |
dc.date.issued | 2013-05-09 | |
dc.identifier.citation | HIEDA, Eduardo Koji; CORDEIRO, Luis Paulo Scolaro; RIBEIRO, Marcos Vinícius Campos. Implementação digital de algoritmo de sincronismo aplicado ao controle de conversores estáticos. 2013. 95 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Curitiba, 2013. | pt_BR |
dc.identifier.uri | http://repositorio.utfpr.edu.br/jspui/handle/1/8291 | - |
dc.description.abstract | This research presents the implementation of a PLL firmware using a dsPIC, since this DSP has predefined functions and interruptions in its internal library assisting the PLL firmware development. The implemented PLL was tested on a prototype developed on LPEE at UTFPR. The reference used in the development of this prototype was the COPEL electrical grid, this one working on a 127 V voltage and 60 Hz frequency. It has been found that the implemented control system is efficient in these conditions, maintaining accurately synchronism in the electrical grid within the limits imposed by the electric company. | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Tecnológica Federal do Paraná | pt_BR |
dc.subject | Conversores analógicos-digitais | pt_BR |
dc.subject | Processamento de sinais - Técnicas digitais | pt_BR |
dc.subject | Controle automático | pt_BR |
dc.subject | Analog-to-digital converters | pt_BR |
dc.subject | Signal processing - Digital technique | pt_BR |
dc.subject | Automatic control | pt_BR |
dc.title | Implementação digital de algoritmo de sincronismo aplicado ao controle de conversores estáticos | pt_BR |
dc.type | bachelorThesis | pt_BR |
dc.description.resumo | Este trabalho apresenta a implementação de um PLL (Phase Locked Loop) em firmware utilizando-se de um dsPIC, visto que este DSP possui funções e interrupções pré-definidas em sua biblioteca interna facilitando o desenvolvimento do firmware. O PLL implementado foi testado com o auxílio de um protótipo montado no laboratório LPEE (Laboratório de Processamento Eletrônico de Energia) da UTFPR, sendo que a referência utilizada no desenvolvimento deste foi a rede elétrica da COPEL (Companhia Paranaense de Energia), com uma tensão de 127 V e frequência de 60 Hz. Verificou-se que o sistema de controle implementado é muito eficiente nessas condições, mantendo o sincronismo constante com precisão e dentro dos limites impostos pela concessionária de energia. | pt_BR |
dc.degree.local | Curitiba | pt_BR |
dc.publisher.local | Curitiba | pt_BR |
dc.contributor.advisor1 | Romaneli, Eduardo Félix Ribeiro | |
dc.contributor.advisor-co1 | Assef, Amauri Amorin | |
dc.publisher.department | Departamento Acadêmico de Eletrotécnica | pt_BR |
dc.subject.cnpq | Engenharia de Controle e Automação | pt_BR |
Aparece nas coleções: | CT - Engenharia de Controle e Automação |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
CT_COEAU_2013_1_02.pdf | 1,83 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.