Use este identificador para citar ou linkar para este item:
http://repositorio.utfpr.edu.br/jspui/handle/1/4487
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Schütz, Fernando | - |
dc.date.accessioned | 2019-10-09T20:46:12Z | - |
dc.date.available | 2021-06-01 | - |
dc.date.available | 2019-10-09T20:46:12Z | - |
dc.date.issued | 2019-05-31 | - |
dc.identifier.citation | SCHÜTZ, Fernando. NeuroPON: uma abordagem para o desenvolvimento de redes neurais artificiais utilizando o paradigma orientado a notificações. 2019. 269 f. Tese (Doutorado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2019. | pt_BR |
dc.identifier.uri | http://repositorio.utfpr.edu.br/jspui/handle/1/4487 | - |
dc.description.abstract | Artificial Neural Networks (ANN), which are inspired by the naturally parallel Natural Neural Networks (NNN), are computational models capable of self-adjusting their synaptic weights based on examples, thus being able to learn and generalize solutions. Most ANN implementations were driven by the Imperative Paradigm (IP), often resulting in coupled programs. Thus, even if inspired by parallel NNN, ANN does not have an effective execution distribution when developed under IP, due to their coupling factor. Alternatively, the Notification Oriented Paradigm (NOP) emerges as a processing approach that relies on collaborative and notifying entities. NOP tends to be more efficient and decoupled compared to IP, as it allows a simpler and more efficient exploration of processing. Such advantages become even more relevant in systems that must have decoupled parts to be executed in parallel, such as ANN. The execution of NOP applications, however, cannot always be held most efficiently by traditional computer architectures based on sequential execution models (both monocore and multicore). In this context, Field Programmable Gate Arrays (FPGA) technology is a great alternative to NOP development. In this sense emerged the NOPHD technology, allowing the development of systems declaratively using NOP's own language (NOPL) and, through a specific compiler, generate parallel code for execution on FPGA devices. The present work proposes the specification and elaboration of the computational model NeuroNOP, which allows the construction of ANN with NOP concepts through a high-level declarative language. This model inherits from NOP the abstraction of knowledge through logical-causal rules using a declarative language. The focus of this model is also on efficient code generation for execution on monocore processors, concurrent for execution on multicore processors and parallel to FPGA devices. Such codes allow the created ANN to run in operational and training mode, adaptably and scalably, on such computational platforms. Tests were performed using NOP materializations in software (NOP Framework C++ 2.0, 3.0 and NOPL) as well as in hardware (NOPHD). Such tests proved the feasibility of the NeuroNOP computational model. The results of experiments with NeuroNOP in monoprocessor software, when compared with equivalents in IP, revealed a high level of decoupling, making the factual and logical-causal elements explicit. Experiments with the Framework NOP C++ 3.0 and the Framework Elixir/Erlang have proven the distribution of NOP entities for execution in different cores (multicore). Hardware experiments (NOPHD) resulted in the generation of parallel VHDL code, in a transparent way to the user. In short, NeuroNOP presents itself as a new computational model for ANN, which presents absent characteristics from other approaches in the literature, such as ANN execution and training in different computational platforms, through effective neural entities created from its descriptive and high-level language implementation. | pt_BR |
dc.description.sponsorship | Fundação Araucária de Apoio ao Desenvolvimento Científico e Tecnológico do Paraná | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Tecnológica Federal do Paraná | pt_BR |
dc.rights | embargoedAccess | pt_BR |
dc.subject | Redes neurais (Computação) | pt_BR |
dc.subject | Inteligência artificial | pt_BR |
dc.subject | Arranjos de lógica programável em campo | pt_BR |
dc.subject | Processamento paralelo (Computadores) | pt_BR |
dc.subject | Software - Desenvolvimento | pt_BR |
dc.subject | Métodos de simulação | pt_BR |
dc.subject | Engenharia de computador | pt_BR |
dc.subject | Engenharia elétrica | pt_BR |
dc.subject | Neural networks (Computer science) | pt_BR |
dc.subject | Artificial intelligence | pt_BR |
dc.subject | Field programmable gate arrays | pt_BR |
dc.subject | Parallel processing (Electronic computer) | pt_BR |
dc.subject | Computer software - Development | pt_BR |
dc.subject | Simulation methods | pt_BR |
dc.subject | Computer engineering | pt_BR |
dc.subject | Electric engineering | pt_BR |
dc.title | NeuroPON: uma abordagem para o desenvolvimento de redes neurais artificiais utilizando o paradigma orientado a notificações | pt_BR |
dc.title.alternative | NeuroPON: an approach to the development of artificial neural networks using the notification oriented paradigm | pt_BR |
dc.type | doctoralThesis | pt_BR |
dc.description.resumo | Redes Neurais Artificiais (RNA), que são inspiradas nas naturalmente paralelas Redes Neurais Naturais (RNN), são modelos computacionais capazes de auto ajustar seus pesos sinápticos a partir de exemplos, sendo assim capazes de aprender e generalizar soluções. Grande parte das implementações de RNA teve seu desenvolvimento guiado pelo Paradigma Imperativo (PI), geralmente resultando em programas acoplados. Assim, mesmo se inspiradas em RNN paralelas, as RNA não têm uma distribuição efetiva de execução, quando desenvolvidas sob PI, devido ao seu fator de acoplamento. Como alternativa, o Paradigma Orientado a Notificações (PON) surge como uma abordagem de processamento que se baseia em entidades colaborativas e notificantes. O PON tende a ser mais eficiente e desacoplado quando comparado ao PI, pois permite a exploração de processamento de maneira mais simples e eficiente. Tais vantagens se tornam ainda mais relevantes em sistemas que devem ter partes desacopladas, a serem executadas em paralelo, como RNA. A execução de aplicações PON, entretanto, nem sempre pode ser feita da forma mais eficiente pelas arquiteturas de computadores tradicionais, baseados em modelos de execução sequencial (tanto monocore como multicore). Neste contexto, a tecnologia de Field Programmable Gate Arrays (FPGA) é uma alternativa para o desenvolvimento em PON. Neste âmbito surgiu a tecnologia PON-HD, que permite se desenvolver sistemas de forma declarativa utilizando a linguagem própria do PON (LingPON) e, por meio de compilador específico, gerar código paralelo para execução em dispositivos FPGA. O presente trabalho propõe então a especificação e elaboração do modelo computacional NeuroPON, que permite a construção de RNA com conceitos do PON, por meio de uma linguagem declarativa de alto nível. Este modelo herda do PON a abstração do conhecimento por meio de regras lógicocausais, utilizando uma linguagem declarativa. Também é foco deste modelo a geração de código eficiente para execução em processadores monocore, concorrente para execução em processadores multicore e paralelizável para dispositivos FPGA. Tais códigos permitem que a RNA criada execute no modo operacional e de treinamento, de forma adaptável e escalável, em tais plataformas computacionais. Testes foram realizados utilizando materializações do PON em software (Framework PON C++ 2.0, 3.0 e LingPON), bem como em hardware (PONHD). Tais testes demonstraram a factibilidade do modelo computacional NeuroPON. Os resultados de experimentos com NeuroPON em software monoprocessado, quando comparados com equivalentes em PI, apresentaram um alto nível de desacoplamento, tornando explícitos os elementos factuais e lógico-causais. Experimentos com o Framework PON C++ 3.0 e com o Framework Elixir/Erlang demonstraram a distribuição das entidades PON para execução em diferentes núcleos de processamento (multicore). Experimentos efetuados em hardware (PON-HD) resultaram na geração de código VHDL paralelo, de forma transparente ao usuário. Em suma, o NeuroPON se apresenta de fato como um novo modelo computacional para RNA, que apresenta características ausentes em demais abordagens da literatura, como treinamento e execução de RNA em plataformas distintas por meio entidades neurais efetivas criadas a partir de sua implementação em linguagem descritiva de alto nível. | pt_BR |
dc.degree.local | Curitiba | pt_BR |
dc.publisher.local | Curitiba | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/8912470216819864 | pt_BR |
dc.contributor.advisor1 | Simão, Jean Marcelo | - |
dc.contributor.advisor1ID | https://orcid.org/0000-0002-2139-1261 | pt_BR |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/3593420323268103 | pt_BR |
dc.contributor.advisor-co1 | Fabro, João Alberto | - |
dc.contributor.advisor-co1Lattes | http://lattes.cnpq.br/6841185662777161 | pt_BR |
dc.contributor.referee1 | Vieira Neto, Hugo | - |
dc.contributor.referee1Lattes | http://lattes.cnpq.br/8827447995496589 | pt_BR |
dc.contributor.referee2 | Nievola, Júlio Cesar | - |
dc.contributor.referee2ID | https://orcid.org/0000-0002-2212-4499 | pt_BR |
dc.contributor.referee2Lattes | http://lattes.cnpq.br/9242867616608986 | pt_BR |
dc.contributor.referee3 | Oliveira, Lucas Ferrari de | - |
dc.contributor.referee3Lattes | http://lattes.cnpq.br/3534918669459073 | pt_BR |
dc.contributor.referee4 | Lima, Carlos Raimundo Erig | - |
dc.contributor.referee4Lattes | http://lattes.cnpq.br/4877049377460293 | pt_BR |
dc.contributor.referee5 | Lazzaretti, André Eugênio | - |
dc.contributor.referee5Lattes | http://lattes.cnpq.br/7649611874688878 | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial | pt_BR |
dc.publisher.initials | UTFPR | pt_BR |
dc.subject.cnpq | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::METODOLOGIA E TECNICAS DA COMPUTACAO | pt_BR |
dc.subject.capes | Engenharia Elétrica | pt_BR |
Aparece nas coleções: | CT - Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
CT_CPGEI_D_Schütz, Fernando_2019.pdf | 7,24 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.