Sensibilidade a erros em aplicações na arquitetura RISC-V

Fabrício Filho, João; Felzmann, Isaías Bittencourt; Wanner, Lucas Francisco

Use este identificador para citar ou linkar para este item: http://repositorio.utfpr.edu.br/jspui/handle/1/29763

Registro completo de metadados

Campo DC	Valor	Idioma
dc.creator	Fabrício Filho, João	-
dc.creator	Felzmann, Isaías Bittencourt	-
dc.creator	Wanner, Lucas Francisco	-
dc.date.accessioned	2022-09-28T12:38:03Z	-
dc.date.available	5000	-
dc.date.available	2022-09-28T12:38:03Z	-
dc.date.issued	2020-08-19	-
dc.identifier.citation	FABRÍCIO FILHO, João; FELZMANN, Isaías Bittencourt; WANNER, Lucas Francisco. Sensibilidade a erros em aplicações na arquitetura RISC-V. In: ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO, 11., 2020, Evento Online. Anais [...]. Porto Alegre: Sociedade Brasileira de Computação, 2020, p. 58-61. Disponível em: https://sol.sbc.org.br/index.php/eradsp/article/view/16886. Acesso em: 24 nov. 2021.	pt_BR
dc.identifier.uri	http://repositorio.utfpr.edu.br/jspui/handle/1/29763	-
dc.language	por	pt_BR
dc.relation.ispartof	ESCOLA REGIONAL DE ALTO DESEMPENHO DE SÃO PAULO	pt_BR
dc.relation.uri	https://sol.sbc.org.br/index.php/eradsp/article/view/16886	pt_BR
dc.rights	embargoedAccess	pt_BR
dc.rights.uri	http://cradsp.sbc.org.br/eradsp/2020/submissao.html	pt_BR
dc.subject	Sistemas embarcados (Computadores)	pt_BR
dc.subject	Energia - Consumo	pt_BR
dc.subject	Gerenciamento de memória (Computação)	pt_BR
dc.subject	Embedded computer systems	pt_BR
dc.subject	Energy consumption	pt_BR
dc.subject	Memory Management (Computer science)	pt_BR
dc.title	Sensibilidade a erros em aplicações na arquitetura RISC-V	pt_BR
dc.type	conferenceObject	pt_BR
dc.description.resumo	Arquiteturas que implementam o conjunto de instruções RISC-V são adequadas para o contexto de sistemas embarcados. A demanda por menor consumo energético e maior desempenho nesse contexto é crescente, e a aproximação de elementos de memória tem potencial para alcançar ambos os benefícios. Contudo, a sensibilidade a erros de cada aplicação pode impedir a obtenção de maiores benefícios, por meio de quebras de execução ou menor qualidade dos resultados. Neste trabalho, propomos a avaliação da sensibilidade de aplicações a falhas em dados armazenados em memória na arquitetura RISC-V. Expondo toda a memória de dados a um modelo de erro em um simulador, é possível verificar a correlação entre o aumento das quebras de execução e a diminuição da qualidade dos resultados. Para um requisito de qualidade de 90%, as 3 aplicações avaliadas toleraram diferentes níveis de aproximação em escala logarítmica, chegando na ordem da taxa de erro de 10−7.	pt_BR
dc.publisher.local	Campo Mourao	pt_BR
dc.identifier.doi	https://doi.org/10.5753/eradsp.2020.16886	pt_BR
dc.publisher.country	Brasil	pt_BR
dc.subject.cnpq	CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO	pt_BR
dc.citation.issue	11	pt_BR
Aparece nas coleções:	PCS - Artigos

Arquivos associados a este item:

Arquivo	Descrição	Tamanho	Formato
errosaplicacoesarquiteturariscv.pdf Disponível a partir de 5000-01-01		193,98 kB	Adobe PDF	Visualizar/Abrir

Mostrar registro simples do item Recomendar este item Visualizar estatísticas