Use este identificador para citar ou linkar para este item:
http://repositorio.utfpr.edu.br/jspui/handle/1/1971
Registro completo de metadados
Campo DC | Valor | Idioma |
---|---|---|
dc.creator | Lucas, Ricardo | - |
dc.date.accessioned | 2017-02-15T14:19:43Z | - |
dc.date.available | 2017-02-15T14:19:43Z | - |
dc.date.issued | 2015-05-08 | - |
dc.identifier.citation | LUCAS, Ricardo. Análise e implementação de estruturas de controle em dispositivo FPGA aplicadas a um conversor Buck. 2015. 94 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Tecnológica Federal do Paraná, Ponta Grossa, 2015. | pt_BR |
dc.identifier.uri | http://repositorio.utfpr.edu.br/jspui/handle/1/1971 | - |
dc.description.abstract | This work discuss several techniques of control, with an intention of comparison of performance and robustness to apply them to Buck coverter. Starting with PID (Proportional, Integral, Derivative) controller, widely explored and dominated in an industrial environment, it’s used in this work as comparison reference for the others techniques developed. Another strategy presented here is the GANLPID (Gaussian Adaptative Non LinearPID), it’s a case of non linear technique, has won variants in function of the based on a Gaussian error function. variants have gains on function of error based on a Gaussian function. The pole placement control technique not having full part in their basic forms, being necessary to include this term to eliminate the steady-state error. The main performance analysis features are the settling time and overshoot. All the techniques are explored in order to be implemented in FPGA (Field Programmable Gate Array) devices, having some advantages over microcontrollers and DSP’s (Digital Signal Processor), because can execute tasks in parallel allowing the implementation of the algorithm more faster. The chosen control techniques were simulated using the DSP Builder tool and and compiled directly in HDL (hardware description language) code. The results of simulation and experimental are presented and discussed in order to validate the proposed projects. | pt_BR |
dc.language | por | pt_BR |
dc.publisher | Universidade Tecnológica Federal do Paraná | pt_BR |
dc.rights | openAccess | pt_BR |
dc.subject | Sistemas lineares de controle | pt_BR |
dc.subject | Sistemas não-lineares | pt_BR |
dc.subject | Arranjos de lógica programável em campo | pt_BR |
dc.subject | Linear control systems | pt_BR |
dc.subject | Nonlinear systems | pt_BR |
dc.subject | Field programmable gate arrays | pt_BR |
dc.title | Análise e implementação de estruturas de controle em dispositivo FPGA aplicadas a um conversor Buck | pt_BR |
dc.title.alternative | Analisys and implementation of control structures in a FPGA device applied to a Buck converter | pt_BR |
dc.type | masterThesis | pt_BR |
dc.description.resumo | Este trabalho aborda diversas técnicas de controle, com o intuito de comparação do desempenho e robustez ao aplicá-los a um conversor Buck. Iniciando pelo controlador PID (Proporcional, Integral e Derivativo), amplamente explorado e dominado no meio industrial, ele é adotado neste trabalho como referência de comparação para as demais técnicas desenvolvidas. Outra estratégia aqui apresentada é o GANLPID (Gaussian Adaptative Non Linear PID ou PID Adaptativo Não Linear Gaussiano), trata-se de uma técnica não linear, possui ganhos variantes em função do erro baseados em uma função gaussiana. O controle por alocação de polos é uma técnica de controle que em sua forma básica não possui parcela integral, sendo necessária a inclusão deste termo para minimizar o erro em regime permanente. As principais características de análise de desempenho são o tempo de acomodação e overshoot. Todas as técnicas são exploradas a fim de serem implementadas em dispositivos FPGA (Field Programmable Gate Array), possuindo algumas vantagens sobre microcontroladores e DSP’s (Digital Signal Processor), pois conseguem executar tarefas em paralelo deixando a execução do algoritmo mais rápida. As técnicas de controle escolhidas foram simuladas utilizando a ferramenta DSP Builder e compiladas diretamente em código HDL (linguagem de descrição de hardware). Os resultados de simulação e experimentais são apresentados e comentados para validar os projetos propostos. | pt_BR |
dc.degree.local | Ponta Grossa | pt_BR |
dc.publisher.local | Ponta Grossa | pt_BR |
dc.creator.Lattes | http://lattes.cnpq.br/0986272093876256 | pt_BR |
dc.contributor.advisor1 | Kaster, Mauricio dos Santos | - |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/5494434934031784 | pt_BR |
dc.contributor.advisor-co1 | Nascimento, Claudinor Bitencourt | - |
dc.contributor.advisor-co1Lattes | http://lattes.cnpq.br/1112255828947803 | pt_BR |
dc.contributor.referee1 | Bueno, Átila Madureira | - |
dc.contributor.referee2 | Tusset, Angelo Marcelo | - |
dc.contributor.referee3 | Corrêa, Fernanda Cristina | - |
dc.contributor.referee4 | Nascimento, Claudinor Bitencourt | - |
dc.publisher.country | Brasil | pt_BR |
dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica | pt_BR |
dc.publisher.initials | UTFPR | pt_BR |
dc.subject.cnpq | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | pt_BR |
Aparece nas coleções: | PG - Programa de Pós-Graduação em Engenharia Elétrica |
Arquivos associados a este item:
Arquivo | Descrição | Tamanho | Formato | |
---|---|---|---|---|
PG_PPGEE_M_Lucas, Ricardo_2015.pdf | 4,93 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.