

UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ
DEPARTAMENTO ACADÊMICO DE ELETRÔNICA
CURSO DE ENGENHARIA ELETRÔNICA

FREDERICO RAUL SIMON

**DROIDTRACER: TRAÇADOR DE CURVAS DE RESPOSTA EM
FREQUÊNCIA**

TRABALHO DE CONCLUSÃO DE CURSO

CURITIBA

2018

FREDERICO RAUL SIMON

**DROIDTRACER: TRAÇADOR DE CURVAS DE RESPOSTA EM
FREQUÊNCIA**

Trabalho de conclusão de curso apresentado ao curso de Engenharia Eletrônica da Universidade Tecnológica Federal do Paraná como requisito parcial para obtenção do grau de Bacharel em Engenharia Eletrônica.

Orientador: Prof. Miguel Antonio Sovierzoski

CURITIBA

2018

FREDERICO RAUL SIMON

DROIDTRACER: Traçador de curvas de resposta em frequência.

Este Trabalho de Conclusão de Curso de Graduação foi apresentado como requisito parcial para obtenção do título de Engenheiro Eletrônico, do curso de Engenharia Eletrônica do Departamento Acadêmico de Eletrônica (DAELN) outorgado pela Universidade Tecnológica Federal do Paraná (UTFPR). O aluno foi arguido pela Banca Examinadora composta pelos professores abaixo assinados. Após deliberação, a Banca Examinadora considerou o trabalho aprovado.

Curitiba, 02 de julho de 2018.

Prof. Dr. Robinson Vida Noronha
Coordenador de Curso
Engenharia Eletrônica

Prof^a. Dr^a. Carmen Caroline Rasera
Responsável pelos Trabalhos de Conclusão de Curso
de Engenharia Eletrônica do DAELN

BANCA EXAMINADORA

Prof. Dr. Miguel Antonio Sovierzoski
Universidade Tecnológica Federal do Paraná
Orientador

Prof. Dr. Luciano Scandelari
Universidade Tecnológica Federal do Paraná

Prof. Dr. Dario Eduardo Amaral Dergint
Universidade Tecnológica Federal do Paraná

AGRADECIMENTOS

Agradeço à minha família pelo apoio incondicional nesta e em todas as fases da minha vida. Agradeço a Deus pela força e luz para enfrentar cada batalha. Aos amigos que estiveram do meu lado ao longo desta caminhada. Agradeço ao corpo docente do curso de Engenharia Eletrônica da UTFPR que me oportunizou incontáveis ensinamentos. Ao professor Miguel Antonio Sovierzoski, por todos os conselhos e lições ao longo do desenvolvimento deste trabalho.

Frederico Raul Simon

RESUMO

SIMON, Frederico Raul. DROIDTRACER: TRAÇADOR DE CURVAS DE RESPOSTA EM FREQUÊNCIA. 77 f. Trabalho de conclusão de curso – curso de Engenharia Eletrônica, Universidade Tecnológica Federal do Paraná. Curitiba, 2018.

A análise da resposta em frequência de um sistema é uma das principais ferramentas para análise e descrição de sistemas ou circuitos, sejam eles conhecidos ou não. O levantamento da resposta em frequência em circuitos elétricos pode provar-se um processo custoso, pois as leituras são realizadas em diversas frequências, através da operação de um osciloscópio e um gerador de sinais. Esse problema fica ainda mais grave quando o sistema é desconhecido, por não ser possível saber os pontos de frequência críticos, onde a variação da resposta em frequência é mais abrupta. Em função disto o objetivo deste trabalho é desenvolver um dispositivo capaz de realizar a leitura da resposta em frequência de maneira automática. Para tanto, foi utilizado como base o sistema de aquisição Droidscape, desenvolvido em 2017 como um TCC na UTFPR. Este sistema amostra sinais na faixa de frequência de áudio e apresenta estes sinais em qualquer dispositivo Android. Esta capacidade de integração com dispositivos móveis é de grande valia, pois aumenta significativamente a usabilidade do sistema. O projeto irá tratar do desenvolvimento do sistema de geração dos sinais e das modificações feitas no sistema Droidscape, com objetivo de melhorar seu desempenho e adaptar o funcionamento para as necessidades de um traçador de curvas de resposta em frequência. A tecnologia de geração de sinais utilizada foi a síntese digital direta, em razão de propiciar a capacidade de alteração das características do sinal gerado de maneira rápida e flexível. O resultado deste trabalho é um dispositivo capaz de obter a resposta em frequência de circuitos desconhecidos e apresentar esta resposta de maneira gráfica em qualquer dispositivo Android.

Palavras-chave: Resposta em frequência, Diagrama de Bode, Gerador de sinais, Síntese Digital Direta.

ABSTRACT

SIMON, Frederico Raul. DROIDTRACER: TRAÇADOR DE CURVAS DE RESPOSTA EM FREQUÊNCIA. 77 f. Trabalho de conclusão de curso – curso de Engenharia Eletrônica, Universidade Tecnológica Federal do Paraná. Curitiba, 2018.

The frequency response of a system is one of the most important tools to analyse and describe circuits and systems, whether they are known or not. The acquisition of the frequency response of electrical circuits can be a costly process, since readings are made at several different frequencies with the operation of an oscilloscope and a wave generator. This problem becomes even worse when the system or circuit is unknown, since the operator does not know the critical frequency points, where the variation of the frequency response is more abrupt. Therefore, the goal of this project is to develop a device that is capable of acquiring the frequency response automatically. To do so, the Droidscope acquisition system was used as the device basis, Droidscope is an undergraduate thesis developed at UTFPR in 2017. Droidscope is capable of acquiring signals at the audio frequency range and display these signals on any Android device. The capability to integrate with mobile devices is of great value, as it significantly increases the usability of the system. This paper covers the development of a signal generator circuit and the modifications made on the original Droidscope system, in order to improve its performance and adapt its operation to fit the frequency response drawer needs. In order to provide the ability to change the characteristics of the generated signal quickly and flexibly the signal generation technology used was the direct digital synthesis. The result of this project is a device capable of obtaining the frequency response of unknown circuits and present this response graphically on any Android device.

Keywords: Frequency Response, Bode Plot, Signal Generator, Direct Digital Synthesis.

LISTA DE FIGURAS

Figura 1: Frequência e amplitude de uma senoide.....	20
Figura 2: Formas de onda de sinais de geradores de funções: (a) senoidal, (b) quadrada. (c) triangular.	20
Figura 3: Diferença de fase entre dois sinais no tempo.....	25
Figura 4: Diagrama de bode com a magnitude e fase de um filtro passa baixas.....	26
Figura 5: Diagrama de blocos de um sintetizador de sinais do tipo DDS.....	27
Figura 6: Conexão SPI do circuito integrado AD9833 da Analog Devices.....	28
Figura 7: Diagrama dos sinais para transmissão de 32 bits no protocolo SPI.....	29
Figura 8: Diagrama do módulo ADC do microcontrolador TM4C1294 da Texas Instruments.....	30
Figura 9: Circuito equivalente do ADC do microcontrolador TM4C1294 da Texas Instruments.	31
Figura 10: Diagrama da comunicação SPI do microcontrolador TM4C1294 da Texas Instruments....	32
Figura 11: Comunicação como <i>master</i> do microcontrolador TM4C1294 da Texas Instruments.	33
Figura 12: Diagrama em blocos do sistema Droidscope.....	34
Figura 13: Visão geral do projeto DroidTracer.....	36
Figura 14: Ligação SPI com resistores de <i>pull-up</i> e <i>pull-down</i>	37
Figura 15: Esquemático do oscilador para o circuito integrado DDS.....	38
Figura 16: Esquema elétrico do filtro passa baixas de terceira ordem de saída do DDS.....	39
Figura 17: Resposta em frequência teórica do filtro passa baixas de terceira ordem do gerador de sinais	39
Figura 18: Amplificador de tensão controlável do gerador de sinais.....	40
Figura 19: Resposta em frequência do AD8397 da Analog Devices.....	41
Figura 20: Esquema elétrico do <i>buffer</i> de corrente com o resistor de 50 Ω de saída.....	41
Figura 21: Representação do CI AD9833 da Analog Devices. (a) Detalhe dos <i>pads</i> no circuito impresso. (b) símbolo elétrico do componente.	43
Figura 22: Representação do CI AD8397 da Analog Devices. (a) Detalhe dos <i>pads</i> no circuito impresso. (b) Símbolo elétrico do componente.....	43
Figura 23: Conectores de interface da placa de geração dos sinais com o kit TM4C1294XL da Texas Instruments.....	44
Figura 24: Trilhas e pads do top layer da placa geradora de sinais.....	45
Figura 25: Trilhas e pads do bottom layer da placa geradora de sinais.....	46
Figura 26: DroidTracer: conexão entre as três placas que compõem o sistema.....	47
Figura 27: Máquina de estados da comunicação serial SPI.....	48
Figura 28: Diagrama UML do aplicativo desenvolvido.....	50
Figura 29: Variação da frequência gerada pelo gerador de sinais do DroidTracer. (a) Onda senoidal de 100 Hz. (b) Onda senoidal de 1 kHz. (c) Onda senoidal de 10 kHz.	54

Figura 30: Variação da tensão de saída do gerador de sinais do DroidTracer com frequência constante.	55
Figura 31: DUT 1: filtro passa baixas de primeira ordem.....	56
Figura 32: DUT 1 - Gráfico da relação entre ganho teórico, prático e medido pelo DroidTracer para um filtro passa baixas de 1 ordem.	57
Figura 33: DUT 1 - Gráfico da relação entre fase teórica, prática e medida pelo DroidTracer para um filtro passa baixas de 1 ordem.	58
Figura 34: DUT 1 - DroidTracer: Resposta em frequência de filtro passa baixas de 1 ordem	59
Figura 35: DUT 2 - Ganho da resposta em frequência teórica do filtro passa altas de primeira ordem testado	60
Figura 36: DUT 2 - Fase da resposta em frequência teórica do filtro passa altas de primeira ordem testado	60
Figura 37: DUT 2 - DroidTracer: Resposta em frequência do filtro passa altas de ordem 1.	61
Figura 38: DUT 3 - circuito passa baixas de segunda ordem.....	61
Figura 39: DUT 3 - DroidTracer: Resposta em frequência de filtro passa baixas de 2 ordem.	62
Figura 40: DUT 3 - Ganho da resposta em frequência teórica do filtro passa baixas de segunda ordem	63
Figura 41: DUT 3 - Fase da resposta em frequência teórica do filtro passa baixas de segunda ordem	63
Figura 42: DUT 4 - circuito do filtro notch.....	64
Figura 43: DUT 4 - Ganho da resposta em frequência teórica do filtro notch.....	64
Figura 44: DUT 4 - Resposta em frequência teórica do filtro notch.	65
Figura 45: DUT 4 - DroidTracer: Resposta em frequência de filtro notch.	65

LISTA DE TABELAS

Tabela 1: Protocolo USB.....	47
Tabela 2: Pacote de comunicação AD9833.....	49
Tabela 3: Erros de medição.....	58
Tabela 4: Divisão em tarefas do projeto.....	66
Tabela 5: Orçamento do projeto.....	67

LISTA DE SIGLAS

ACK	<i>Acknowledge</i>
ADC	<i>Analog-digital converter</i>
BNC	<i>Bayonet Neill-Concelman</i>
CI	<i>Circuito integrado</i>
DAC	<i>Digital-analog converter</i>
DDS	<i>Digital-direct synthesis</i>
DSP	<i>Digital signal processing</i>
FIFO	<i>First in first out</i>
LSB	<i>Least significant bit(s)</i>
MSB	<i>Most significant bit(s)</i>
NAK	<i>Not Acknowledge</i>
SMD	<i>Surface-mount technology</i>
UART	<i>Universal asynchronous receiver-transmitter</i>
UI	<i>User Interface</i>
UML	<i>Unified Modeling Language</i>
USB	<i>Universal Serial Bus</i>
Vpp	<i>Volts pico a pico</i>

SUMÁRIO

1	INTRODUÇÃO	16
1.1	Contexto	16
1.2	Objetivos do Trabalho	17
1.3	Especificação de Requisitos	17
1.4	Estrutura do Trabalho	18
2	FUNDAMENTAÇÃO TEÓRICA	19
2.1	Gerador de Sinais	19
2.1.1	Princípios de Funcionamento do Gerador de Sinais	19
2.1.2	Frequência e Amplitude de Sinais	19
2.1.3	Formas de Onda de Sinais	20
2.2	Osciloscópio	21
2.2.1	Princípios de Funcionamento do Osciloscópio Digital	21
2.2.2	Métodos de Amostragem do Osciloscópio Digital	21
2.2.3	Largura de Banda do Osciloscópio Digital	22
2.2.4	Sensibilidade Vertical do Osciloscópio Digital	22
2.2.5	Osciloscópios Digitais Comerciais	22
2.3	Resposta em Frequência	23
2.3.1	Função de Transferência	24
2.3.2	Magnitude da Resposta em Frequência	24
2.3.3	Fase da Resposta em Frequência	24
2.3.4	Diagramas de Bode	25
2.4	Sintetizador Digital	27
2.4.1	<i>Direct Digital Synthesizer</i>	27
2.4.2	Circuito Integrado gerador de formas de onda AD9833 da Analog Devices	28
2.5	Protocolo de Comunicação SPI	28
2.6	Kit de Desenvolvimento TM4C1294XL da Texas Instruments	29
2.6.1	Conversor Analógico-Digital do kit TM4C1294XL da Texas Instruments	29
2.6.2	Controlador SPI do microcontrolador TM4C1294 da Texas Instruments	31
2.6.3	Operação do TM4C1294XL como <i>Master</i>	32
2.6.4	Controlador USB do TCM4C1294 da Texas Instruments	33
2.6.5	Operação como dispositivo do TCM4C1294 da Texas Instruments	33
2.6.6	<i>Endpoints</i> do TMC4C1294 da Texas Instruments	33
2.6.7	Transações	34
2.7	Droidscope	34
2.7.1	Diagrama geral do Droidscope	34
2.7.2	Características técnicas do Droidscope	35
2.8	Comentários	35
3	METODOLOGIA	36
3.1	Visão Geral	36
3.2	Projeto do Gerador de Sinais	36
3.2.1	Sintetizador de Sinais	37
3.2.2	Comunicação SPI	37
3.2.3	Oscilador	37
3.2.4	Filtro Passa Baixas/Filtro Reconstrutor de Sinais	38
3.2.5	Estágios de Amplificação	39
3.2.6	Amplificador de Tensão	40
3.2.7	Amplificador de Corrente	40
3.3	Projeto da Placa de Circuito Impresso do Gerador de Sinais	42
3.3.1	Esquemático	42
3.3.2	Projeto do <i>Layout</i>	44
3.3.3	Integração Droidscope	46

3.4	Projeto de <i>Firmware</i>	47
3.4.1	Protocolo de comunicação USB.....	47
3.4.2	Máquina de comunicação SPI.....	47
3.4.3	Pacote de dados SPI.....	48
3.5	Projeto do aplicativo Android.....	49
3.5.1	Diagrama UML do Aplicativo Android.....	50
3.5.2	Algoritmo para Leitura de Magnitude.....	51
3.5.3	Algoritmo para Leitura de Fase.....	51
3.6	Comentários.....	52
4	RESULTADOS	53
4.1	Resultados de desenvolvimento do DroidTracer.....	53
4.1.1	Resultados do Gerador de Sinais.....	53
4.1.2	Resposta em Frequência de um Filtro Passa Baixas de Ordem 1.....	55
4.1.3	Resposta em Frequência de um Filtro Passa Altas de Ordem 1.....	59
4.1.4	Resposta em Frequência de um Filtro Passa Baixas de Ordem 2.....	61
4.1.5	Resposta em Frequência de um Filtro Notch.....	64
4.2	Resultados de Gestão de Projeto.....	66
4.2.1	Gestão de Recursos.....	66
4.2.2	Gestão de Custos.....	67
4.3	Comentários.....	67
5	CONCLUSÕES	68
5.1	Dificuldades Encontradas.....	68
5.2	Sugestões para Trabalhos Futuros.....	68
5.3	Conclusões.....	69
	REFERÊNCIAS	70
	ANEXO A – RESUMO DO DATASHEET DO CIRCUITO INTEGRADO AD9833	72
	APÊNDICE A – ESPECIFICAÇÕES TÉCNICAS DO DROIDTRACER	76

1 INTRODUÇÃO

A dinâmica de um sistema ou dispositivo é comumente descrita pela sua resposta em frequência, esse levantamento indica o comportamento do sistema em teste em um determinado espectro de frequências. O processo de obtenção das curvas de resposta em frequência de circuitos elétricos e eletrônicos é realizado por estudantes, profissionais e pesquisadores frequentemente e é crucial para o desenvolvimento de uma larga gama de aplicações no campo da Engenharia Eletrônica.

Os equipamentos utilizados para obtenção da resposta em frequência de interesse são um gerador de sinais e um osciloscópio, ambos os aparelhos devem operar no espectro de frequência desejado. O processo de leitura consiste em modificar gradativamente a frequência do gerador e realizar leituras de amplitude e tempo através dos cursores do osciloscópio. Por fim, calculam-se os valores de ganho e fase para cada frequência e plotando-se estes valores obtêm-se os gráficos de magnitude e fase da resposta em frequência.

Este processo de leitura acarreta em longos períodos de trabalho, especialmente quando se faz necessária a obtenção de uma curva detalhada, aumentando significativamente o número de pontos onde a leitura é necessária. Procurando facilitar este trabalho surgiu a idéia de desenvolver um equipamento levantador automático de resposta em frequência.

Para tanto é necessário desenvolver um gerador de sinais com frequência controlável e um osciloscópio integrado a este gerador para realizar medidas sincronizadas. Por fim, também se faz necessário um método para amostrar os resultados obtidos pelo sistema ao usuário. Este trabalho apresenta o desenvolvimento de um sistema capaz de mensurar a resposta em frequência de circuitos eletrônicos desconhecidos, utilizando como base para o sistema de aquisição o projeto Droidscope, desenvolvido em 2017 como trabalho de conclusão de curso na UTFPR.

1.1 Contexto

Aparelhos para medição da resposta em frequência de sistemas existem no mercado há algumas décadas, o funcionamento destes aparelhos consiste em excitar o sistema com um sinal de entrada medindo este sinal e o sinal de saída simultaneamente. A leitura pode ocorrer através da geração de um impulso e a análise da resposta a este impulso pelo sistema ou da geração de um sinal de frequência pura ao longo de todo o espectro desejado.

Existem três principais representações gráficas para a resposta em frequência de um sistema: Diagrama de Bode, gráfico de Nichols e o diagrama de Nyquist. O diagrama de Bode representa a magnitude e a fase da resposta em frequência. Essa representação é obtida através de uma

aproximação assintótica da resposta em frequência real. Os diagramas de Nichols e Nyquist são gráficos paramétricos onde a frequência é a entrada enquanto magnitude e fase são as saídas.

O teste de componentes e circuitos de áudio através da resposta em frequência é uma importante aplicação deste tipo de análise. Para garantir a qualidade do som gerado os amplificadores de áudio devem ter uma resposta em frequência plana na faixa de frequência audível. Além disso, a resposta em frequência tem um papel importante na teoria de controle, pois evidencia importantes características de estabilidade do sistema. Estas e outras aplicações demonstram a relevância deste tipo de análise que propicia informações cruciais para o desenvolvimento e testes de circuitos elétricos.

1.2 Objetivos do Trabalho

O objetivo geral deste trabalho é o projeto e a construção de um equipamento capaz de levantar de maneira autônoma a resposta em frequência de um sistema ou dispositivo desconhecido.

Os objetivos específicos requeridos para atingir o objetivo geral são:

- Projetar o circuito gerador de sinais;
- Projetar a placa de circuito impresso do circuito de geração de sinais.
- Desenvolver firmware para ajuste da frequência sendo gerada de maneira automatizada;
- Desenvolver algoritmo para calcular a relação de fase e magnitude entre dois sinais;
- Desenvolver um aplicativo Android para selecionar os parâmetros e observar os resultados da leitura;

1.3 Especificação de Requisitos

Com o intuito de atingir o objetivo geral do projeto, os seguintes requisitos foram levantados para o desenvolvimento:

- Gerador de sinais capaz de operar na frequência de 20 Hz a 20 kHz;
- Amplitude ajustável entre 1 Vpp e 18 Vpp;
- Controle do sistema de geração de sinais ágil, para diminuir tempo do processo de aquisição;
- Seleção da janela de leitura (frequência inicial e frequência final) e intervalo entre leituras para cada operação;
- Seleção do tempo de estabilização para cada operação;
- Funcionamento integrado ao módulo de aquisição Droidscope.

1.4 Estrutura do Trabalho

No capítulo 2, são apresentadas as fundamentações teóricas que embasaram o desenvolvimento do projeto. Por se tratar de um projeto que engloba *firmware*, *hardware* e *software* os conceitos básicos utilizados neste projeto em cada um destes campos do conhecimento são apresentados.

O capítulo 3 ilustra a metodologia aplicada neste projeto, apresentando as diferentes tarefas ao longo do desenvolvimento. Passando pelo projeto do gerador de sinais e a placa de circuito impresso até contemplar o desenvolvimento do *firmware* e do *software* bem como a integração com módulo de aquisição Droidscope.

O capítulo 4 apresenta os resultados obtidos em cada uma das etapas do projeto bem como o desempenho geral do sistema quando utilizado em circuitos com resposta em frequência desconhecidas.

No capítulo 5 são apresentadas as dificuldades encontradas ao longo do desenvolvimento do projeto bem como sugestões para trabalhos futuros. Por fim, a conclusão final traz as considerações finais do projeto.

O apêndice A apresenta as especificações técnicas do sistema desenvolvido.

2 FUNDAMENTAÇÃO TEÓRICA

2.1 Gerador de Sinais

Os geradores de sinais são divididos em duas principais categorias: geradores de função e geradores de formas de onda arbitrárias. Os geradores de funções arbitrárias são capazes de gerar formas de onda definidas pelo usuário, sendo elas repetitivas ou não. Os geradores de função produzem sinais elétricos senoidais, triangulares, quadrados e rampa; de maneira repetitiva. Em ambos os casos os valores de amplitude e frequência podem ser selecionados pelo usuário.

2.1.1 Princípios de Funcionamento do Gerador de Sinais

Um gerador de sinais é composto pelas seguintes partes:

- Painel para seleção de amplitude, frequência e forma de onda;
- Sintetizador de forma de onda e frequência;
- Estágio de amplificação.

O painel de operação do equipamento possui botões ou comandos para seleção da forma de onda, frequência de operação e amplitude da onda.

O sintetizador de forma de onda é o circuito responsável por gerar o sinal definido pelo operador, levando em consideração a frequência e a forma de onda. Diversas técnicas são empregadas para tanto, osciladores controlados por tensão (*Voltage Controlled Oscillators - VCO*) e síntese digital direta (*Direct Digital Synthesis - DDS*) são exemplos comuns (QI; SUN, 2015).


O estágio de amplificação é normalmente formado por um amplificador de tensão e um *buffer* de corrente. Sendo o último estágio do aparelho ele é responsável por tratar o sinal e levá-lo até um conector externo.

2.1.2 Frequência e Amplitude de Sinais

A frequência e amplitude são características fundamentais de um sinal elétrico periódico. A figura 1 apresenta as duas grandezas em uma onda senoidal, similarmente podemos identificar estes valores em outras formas de onda.

Figura 1: Frequência e amplitude de uma senoide

Fonte: Retirado de www.catorium.com




A variação destas duas grandezas é parte fundamental de um gerador de sinais, sendo que usualmente são controladas através de botões de potenciômetro.

2.1.3 Formas de Onda de Sinais

Tipicamente um gerador de sinais é capaz de operar com diversas formas de onda. A figura 2 apresenta três formas de onda comumente disponíveis em geradores de sinais comerciais.

Figura 2: Formas de onda de sinais de geradores de funções: (a) senoidal, (b) quadrada, (c) triangular.

Fonte: Modificado de www.mathworks.com



A capacidade de gerar diferentes formas de onda é uma característica importante para aumentar a gama de aplicações do equipamento, por exemplo, uma onda senoidal pode ser utilizada no

teste de um circuito amplificador enquanto um sinal quadrado pode ser útil no teste de um circuito digital.

2.2 Osciloscópio

Pode-se dividir os osciloscópios em duas categorias: analógicos e digitais. Os osciloscópios analógicos convertem, de forma direta, a leitura em informação para um *display*, enquanto os osciloscópios digitais possuem tratamento prévio do sinal analógico. Os osciloscópios digitais possuem a vantagem de armazenar a informação de maneira digital, adicionando versatilidade para estes equipamentos.

2.2.1 Princípios de Funcionamento do Osciloscópio Digital

As partes fundamentais de um osciloscópio digitais são:

- Circuito de entrada;
- Circuito de amplificação;
- Sistema de aquisição;
- Sistema de *Display*.

O circuito de entrada realiza um pré-tratamento e limitação do sinal para evitar danos ao osciloscópio, ele é responsável por bloquear tensões elevadas de forma a proteger a integridade do equipamento.

O circuito de amplificação realiza o tratamento necessário para adequar o sinal que está sendo lido para os níveis de tensão requeridos pelo sistema de aquisição.

O sistema de aquisição realiza a conversão de um sinal analógico para valores binários e também processa e armazena essa informação, que será visualizada posteriormente pelo usuário no sistema de *display*, além de controlar a frequência de amostragem do sinal medido. Toda a informação coletada é armazenada na memória do sistema de aquisição e cada ponto ou dígito é parte integrante de uma amostra, como é denominado o conjunto de dados adquirido (EVANSVILLE, 2007).

O comprimento de um dígito é representado em um número de bits, podendo variar entre 8, 10, 12 e até 32 bits para conversores de alta precisão.

2.2.2 Métodos de Amostragem do Osciloscópio Digital

Osciloscópios de amostragem em tempo real costumam possuir circuitos dedicados para a detecção de eventos específicos. Os equipamentos modernos possuem diversas formas de *trigger*, como características específicas do sinal, por exemplo: borda de subida; faixa de frequência; tempo de

subida; etc. Além disso, osciloscópios digitais permitem *triggers* baseados em protocolos de comunicação, como um caractere ou uma sequência de caracteres em um barramento UART (EVANSVILLE, 2007).

Em regime de aquisição normal, quando o circuito de disparo encontra um determinado evento, o dispositivo passa a capturar amostras do sinal de maneira contínua e atualiza a informação na tela, se estiver operando em modo contínuo. No caso a operação em disparo único, apenas uma amostra é coletada e mostrada ao usuário. O modo repetitivo é o mais comumente utilizado por permitir a visualização em tempo real do sinal medido, diferentemente do modo de disparo único, que é mais utilizado para a verificação das características transientes de um sinal.

2.2.3 Largura de Banda do Osciloscópio Digital

É a característica mais importante de um osciloscópio e também a que mais afeta o preço final. A largura de banda é o que define a frequência máxima de sinal que pode ser medido. Em osciloscópios comerciais, esse valor pode variar de 20 a 40 MHz podendo chegar até mesmo a escala de GHz (EVANSVILLE, 2007).

A largura de banda de um osciloscópio é a frequência em que o valor da amplitude do sinal visualizado pelo usuário corresponde a 70,7%, ou -3 dB, do sinal de entrada. Normalmente, essa característica é atribuída ao dispositivo pela capacidade do conversor analógico-digital (*Analog-Digital Converter* - ADC). Conversores mais eficientes são capazes de coletar um número maior de amostras por segundo, gerando uma taxa de amostragem maior e uma capacidade de visualização de sinais com frequências mais elevadas.

Outra técnica utilizada para aumentar-se a largura de banda efetiva do aparelho é a utilização de uma série de ADCs para aquisição de um mesmo sinal. Nesta topologia o início da conversão de cada circuito ADC é controlado para formar uma cascata de leituras, dentro de um mesmo período do sinal amostrado.

2.2.4 Sensibilidade Vertical do Osciloscópio Digital

A sensibilidade vertical é a capacidade do circuito de amplificação e também pela resolução em bits do ADC do dispositivo de aquisição. Normalmente expressa em mV/div, representa a menor tensão que o osciloscópio consegue diferenciar.

2.2.5 Osciloscópios Digitais Comerciais

Atualmente o mercado de osciloscópios oferece uma larga escala de produtos, principalmente ao se considerar opções nacionais e importadas. Novas funcionalidades são constantemente

adicionadas utilizando-se da versatilidade que os osciloscópios digitais possuem. Alguns dos modelos comerciais mais comuns e suas principais características são:

TBS1000 da Tektronix:

- 200 MHz de largura de banda, 2GS/s;
- Até 4 Canais;
- 34 formas de aquisição automáticas;
- Menu matemático e transformada de Fourier;
- Cursores;
- *Log* de dados.
- Maiores informações no site: <<https://www.tek.com/oscilloscope/tbs1000-digital-storage-oscilloscope>>

SDS1000X-E da Siglent:

- 100 MHz de largura de banda, 1GS/s;
- Interpretação de barramentos de comunicação: I2C,SPI,UART,RS232,CAN;
- Gerador de sinais integrado;
- Comando remoto;

37 formas de aquisição automáticas;

Log de dados.

- Maiores informações no site: <<https://www.siglent.eu/oscilloscopes/sds1000x-e-serie.html>>

RTB2000 da Rohde & Schwarz:

- 300MHz de largura de banda, 2.5GS/s;
- 10-bit ADC;
- Memória de 10MS;
- 17 modos de operação especializados para *debug*;
- Cursores;
- *Log* de dados.
- Maiores informações no site: <<https://www.rohde-schwarz.com/rtb2000.html>>

2.3 Resposta em Frequência

A resposta em frequência é a medida da saída de um dado dispositivo ou sistema (*Device under test* - DUT) quando um estímulo é aplicado na sua entrada. As características da resposta em frequência (magnitude e fase) são utilizadas para tipificar o DUT, através da variação da frequência de entrada em um espectro desejado.

2.3.1 Função de Transferência

A função de transferência é a função que caracteriza de maneira exata a resposta de um sistema dada uma entrada. Usualmente é expressa na forma de transformada de Laplace como apresenta a equação (1).

$$H(s) = \frac{Y(s)}{X(s)} \quad (1)$$

As funções $Y(s)$ e $X(s)$ representam a transformada de Laplace do sinal de saída e a transformada de Laplace do sinal de entrada do sistema, respectivamente. A relação entre a entrada e saída para qualquer frequência é a função de transferência $H(s)$, que é válida para qualquer valor de $X(s)$ diferente de zero (HAYKIN, 2007, p. 520). Portanto, a resposta em frequência de um sistema é a avaliação da função de transferência em um intervalo determinado.

2.3.2 Magnitude da Resposta em Frequência

A magnitude ou ganho representa a alteração da amplitude do sinal de saída que é causada pelo sistema. A magnitude pode ser avaliada através da relação entre a amplitude do sinal de saída e a amplitude do sinal de entrada.

Um sistema pode ter ganho superior ao unitário causando um aumento do sinal na sua saída (circuito amplificador, por exemplo) ou ter ganho inferior ao unitário (filtros passivos, por exemplo).

A frequência de corte (f_c) de um sistema é definida como a frequência para a qual a potência na saída é a metade da potência de entrada.


2.3.3 Fase da Resposta em Frequência

Sempre que um sinal é transmitido através de um sistema algum atraso é incluído no sinal de saída, este atraso é determinado pela resposta em fase do sistema. A fase é definida como a posição de um ponto no tempo em um ciclo de um sinal. Por exemplo, na função cosseno o valor máximo tem fase 0° enquanto em uma função seno o valor de pico tem fase 90° .

O deslocamento de fase entre dois sinais é dado pela diferença entre as fases de dois ou mais pontos de um mesmo sinal.

Figura 3: Diferença de fase entre dois sinais no tempo

Fonte: Retirado de www.mathworks.com



É importante observar que o atraso de fase não é necessariamente o verdadeiro atraso do sinal. Isto decorre do fato de que uma onda senoidal tem duração infinita com ciclos idênticos, portanto seria incorreto deduzir o atraso real a partir do sinal de saída do sistema (HAYKIN, 2007, p. 460).

2.3.4 Diagramas de Bode

A curva de Bode é comumente utilizada para visualização da resposta em frequência de um sistema. Ela expressa o ganho e o deslocamento de fase dentro de uma determinada faixa de frequência. O ganho é calculado em escala logarítmica, através da equação (2), sendo representado em decibel (CHEEVER, 2015).

$$G(s) = 20 \cdot \log_{10}(|H(s)|) \text{ [dB]} \quad (2)$$


A fase é usualmente representada em graus ou radianos e é calculada pela equação (3).

$$\theta(s) = \arg H(s) \quad (3)$$

As duas curvas podem ser levantadas de maneira teórica ou prática. A figura 4 apresenta as curvas de Bode para um filtro passa baixas.

Figura 4: Diagrama de bode com a magnitude e fase de um filtro passa baixas.

Fonte: Retirado de www.lspa.swarthmore.edu/bode



Como se pode observar pelo gráfico da magnitude o filtro passa baixas “permite” a passagem de baixas frequências na entrada e atenua as altas frequências. O gráfico da fase indica que o sinal de entrada é atrasado com o aumento da frequência.

O *sweep* de frequência é uma técnica comum para obtenção da resposta em frequência de um sistema. Esta técnica consiste em variar a frequência do sinal de entrada progressivamente e avaliar a relação de magnitude e fase dentro do espectro de frequência desejado.

Em uma análise prática os valores de ganho podem ser obtidos para qualquer frequência através da relação de amplitude do sinal de entrada e saída, conforme a equação (4).

$$G = 20 \cdot \log_{10} \left(\frac{Ay}{Ax} \right) [dB] \quad (4)$$

O cálculo da fase é feito através da multiplicação entre a frequência e o tempo de atraso entre os sinais de saída e entrada, apresentado pela equação (5). Usualmente o valor calculado é apresentado de maneira normalizada entre $+180^\circ$ e -180° .

$$\Delta\theta = 360 \cdot f \cdot \Delta t [^\circ] \quad (5)$$

2.4 Sintetizador Digital

A síntese digital de formas de onda acontece a partir do tratamento de um sinal puramente digital para obter-se uma forma de onda aproximadamente analógica, através de técnicas do processamento digital de sinais (DSP).

2.4.1 *Direct Digital Synthesizer*


A síntese digital direta (*Direct Digital Synthesis – DDS*) é uma técnica de sintetizador digital que utiliza um conversor digital analógico (DAC) como fonte para síntese. O DAC é acionado por um controlador de frequência, este circuito é responsável por acionar o DAC com a frequência variável de forma a possibilitar a emulação do sinal analógico desejado (SLATTERY; MURPHY, 2005).

É necessária a utilização de um filtro passa baixas na saída do circuito sintetizador. Este filtro se faz necessário para eliminar as componentes de alta frequência que surgem na saída devido às variações abruptas da saída do conversor digital-analógico (SLATTERY; MURPHY, 2005).

A figura 5 mostra o diagrama de blocos de um sintetizador digital comercial. As opções comerciais disponibilizam diferentes opções de *range* de frequência, *range* de tensão e interface de controle/comunicação.

Figura 5: Diagrama de blocos de um sintetizador de sinais do tipo DDS

Fonte: Retirado de <http://www.analog.com>



2.4.2 Circuito Integrado gerador de formas de onda AD9833 da Analog Devices

O circuito integrado AD9833 da Analog Devices é um gerador de formas de onda programável que utiliza a tecnologia DDS. Este circuito integrado possui interface de comunicação SPI e um alto *range* de frequências (0 à 12,5 MHz).

O clock de referência deve ser suprido externamente e tem como valor máximo 25 MHz. A palavra de configuração é de 28 bits, acarretando em uma resolução de 0,1 Hz quando o valor máximo de clock é suprido.


2.5 Protocolo de Comunicação SPI

O protocolo SPI é uma interface serial utilizada para comunicação em pequenas distâncias em sistemas embarcados. O protocolo é *full-duplex*, ou seja, possibilita comunicação bidirecional simultaneamente.

O SPI emprega o conceito *master-slave*, onde um dos dispositivos é responsável por iniciar e controlar a comunicação. Usualmente o circuito integrado *master* é um microcontrolador que acessa um ou mais periféricos compartilhando o mesmo barramento. A figura 6 apresenta a conexão padrão entre dois dispositivos em um barramento SPI.

Figura 6: Conexão SPI do circuito integrado AD9833 da Analog Devices

Fonte: Retirado de AN-1248 Analog Devices




O pino CS (*chip select*) é uma saída do *master* e entrada do *slave*, este pino identifica qual periférico do barramento está sendo utilizado. Os pinos de *data in* e *data out* indicam o valor do *bit* transmitido a cada ciclo de clock. O clock é gerado pelo *master* e os valores típicos variam entre 100 kHz e 30 MHz.

Para a transmissão de dados o dispositivo *master* deve primeiramente selecionar o periférico (dispositivo *slave* que vai receber os dados) através do pino CS/. Após isto o sinal de clock deve ser configurado e a comunicação tem início após o primeiro ciclo. A cada novo ciclo de clock ocorre a transmissão bidirecional de um *bit*. A figura 7 ilustra o comportamento dos sinais do barramento SPI para a leitura de uma palavra de 32 bits.

Figura 7: Diagrama dos sinais para transmissão de 32 bits no protocolo SPI

Fonte: Retirado de AN-1248 Analog Devices



O tamanho da palavra de dados pode variar para cada periférico, portanto é responsabilidade do *master* gerar o número de ciclos de clock necessários para cada transação.

2.6 Kit de Desenvolvimento TM4C1294XL da Texas Instruments

O kit TM4C1294XL é uma plataforma de desenvolvimento de baixo custo com base nos microcontroladores Cortex-M4 da Texas Instruments. A placa integra o microcontrolador TM4C1294NCPDT, que possui como características:

- 120 MHz, 32-bit ARM Cortex M4-CPU;
- 1 MB Flash, 256 KB SRAM, 6 KB EEPROM;
- 8x32-bit timers;
- Dual 12-bit 2 MSPS ADCs;
- USB 2.0 H/D/O;
- Biblioteca de periféricos TivaWare da Texas Instruments.


2.6.1 Conversor Analógico-Digital do kit TM4C1294XL da Texas Instruments

O ADC é um periférico que converte sinais analógicos contínuos em números digitais discretos. A plataforma possui 2 módulos idênticos que compartilham 20 canais de entrada de dados, realizando conversões com resolução de 12 bits para valores de entrada que variam de 0 a 3,3 V. Cada módulo de ADC contém 4 sequenciadores programáveis, possibilitando a amostragem de múltiplas entradas sem a necessidade de intervenção de um controlador. Cada sequenciador, chamado de *sample sequencer*, possui configuração de entrada, eventos de *trigger*, geração de interrupções e prioridade dos sequenciadores. A utilização de *sample sequencers* permite ao ADC coletar dados de múltiplas fontes sem a necessidade de ser reconfigurado ou ter interferência do processador no processo. Os módulos de ADC utilizam a arquitetura *Successive Approximation Register*, que usa um *array*

chaveado de capacitores para amostragem e *hold* do sinal. A figura 8 apresenta o diagrama em blocos dos módulos de ADC presentes no kit TM4C1294XL.

Figura 8: Diagrama do módulo ADC do microcontrolador TM4C1294 da Texas Instruments.


Fonte: Retirado de (TEXAS-INSTRUMENTS, 2014b)



A figura 9 apresenta o circuito equivalente de entrada dos ADC da plataforma, com os métodos de proteção para a tensão aplicada sobre os pinos de entrada analógica, assim como a visão geral da multiplexação dos canais de entrada.

Figura 9: Circuito equivalente do ADC do microcontrolador TM4C1294 da Texas Instruments.

Fonte: Retirado de (TEXAS-INSTRUMENTS, 2014b)



2.6.2 Controlador SPI do microcontrolador TM4C1294 da Texas Instruments

O processador TM4C1294NCPDT possui 4 módulos para comunicação serial, todos capazes de operação no protocolo SPI. Existem FIFOs construídas em *hardware* com tamanho de 16 bytes para recepção e envio.


Existem diversos tipos de interrupções que podem ser geradas para controle e operação da comunicação SPI, dentre elas:

- Final de transmissão: gerada após a transmissão de uma palavra.
- Palavra Recebida: gerada após a recepção de uma palavra.
- FIFO de transmissão: gerada quando a FIFO está sem espaço, existe a possibilidade de configuração para que seja gerada quando a FIFO estiver próximo a encher.
- FIFO de recepção: gerada quando a FIFO está sem espaço, existe a possibilidade de configuração para que seja gerada quando a FIFO estiver próximo a encher.
- *Overrun error*: Gerada quando existe um *overrun* na comunicação, ou seja, quando uma palavra é sobrescrita sem ter sido lida.

A figura 10 é o diagrama de blocos de cada um dos módulos para comunicação serial disponíveis. O clock que controla as operações é derivado do clock principal do microcontrolador sendo que essa derivação pode ser configurada para gerar diferentes *baud rates* de comunicação.

Figura 10: Diagrama da comunicação SPI do microcontrolador TM4C1294 da Texas Instruments.

Fonte: Retirado de (TEXAS-INSTRUMENTS, 2014b)




2.6.3 Operação do TM4C1294XL como *Master*

Para comunicação com periféricos externos o módulo SPI pode ser configurado para funcionar como *master* ou *slave*. O diagrama da figura 11 apresenta o comportamento dos sinais envolvidos em uma transação no módulo serial.

Figura 11: Comunicação como *master* do microcontrolador TM4C1294 da Texas Instruments.

Fonte: Retirado de (TEXAS-INSTRUMENTS, 2014b)



Quando opção *full-duplex* estiver ativa, ambos os pinos de TX e RX serão ativados possibilitando o envio e recepção de uma palavra ao final do período de transmissão.

2.6.4 Controlador USB do TCM4C1294 da Texas Instruments

O controlador USB presente no processador TM4C1294NCPDT opera como *Full-Speed* ou *Low-Speed* nas comunicações ponto-a-ponto com funções de hospedeiro (*Host*), dispositivo (*Device*) ou *on-the-go* (OTG). Algumas características do módulo USB presentes na TM4C1294XL são:

- USB 2.0 de alta velocidade (480 Mbps);
- 4 tipos de transferência de dados: *Control*, *Interrupt*, *Bulk* e *Isochronous*;
- 16 *endpoints*: 1 *endpoint* dedicado para controle de entrada, 1 *endpoint* dedicado para controle de saída, 7 *endpoints* configuráveis de saída e 7 *endpoints* configuráveis de entrada.

2.6.5 Operação como dispositivo do TCM4C1294 da Texas Instruments

Quando em modo de dispositivo, as transações de entrada são controladas pela interface de transmissão de um *endpoint*. Transações de saída são controladas através da interface de recepção de um *endpoint*.

2.6.6 *Endpoints* do TMC4C1294 da Texas Instruments

Operando como dispositivo, o controlador da USB prove dois *endpoints* de controle dedicados, 1 de entrada e 1 de saída, e 14 *endpoints* configuráveis, 7 de entrada e 7 de saída, que podem ser utilizados na comunicação com o controlador do *host*. Os pares de *endpoints* não necessitam ser do mesmo tipo para suas configurações de entrada e saída. Por exemplo, o *endpoint* de saída pode ser configurado como um *bulk endpoint*, enquanto na entrada dos dados o *endpoint* pode ser configurado como *interrupt endpoint*.

2.6.7 Transações

Existem dois tipos de transações: as transações de saída e as transações de entrada. As transações de saída são as transmissões do dispositivo e as de entrada são as recepções de dados. Ambos os tipos de transação possuem FIFOs de tamanho configurável no controlador, o tamanho das FIFOs deve ser equivalente ao maior tamanho de pacote a ser enviado.

2.7 Droidscope


O Droidscope é um trabalho de conclusão de curso desenvolvido por alunos da Universidade Tecnológica Federal do Paraná (UTFPR) no qual o kit de desenvolvimento do TM4C1294XL foi utilizado como base para um osciloscópio digital. Neste trabalho foram desenvolvidos: uma placa para condicionamento dos sinais a serem lidos; um aplicativo para amostragem dos sinais em tempo real; o *firmware* que controla a leitura e se comunica com o aplicativo Android (GALON; KAZEKER, 2017).

2.7.1 Diagrama geral do Droidscope

A figura 12 apresenta o diagrama em blocos do sistema Droidscope. O sistema utiliza duas entradas analógicas disponíveis no microcontrolador para realizar a conversão analógico-digital do sinal a ser lido.

Figura 12: Diagrama em blocos do sistema Droidscope

Fonte: Modificado de Droidscope: Osciloscópio para estudantes (GALON; KAZEKER, 2017).



O sinal real é convertido para os níveis de tensão adequados através do circuito de entrada específico de cada canal. O ganho dos amplificadores é controlado através de uma chave analógica, aumentando a precisão da leitura (GALON; KAZEKER, 2017).

2.7.2 Características técnicas do Droidscope

As características técnicas do sistema Droidscope são:

- Tensão de entrada de +15 V à -15 V;
- Sinais de frequência de até 20 kHz;
- 2 canais;
- Controle automático de ganho;
- Leitura de valores de frequência, tensão e período;
- Função *Trigger*.

2.8 Comentários

Este capítulo apresentou as bases utilizadas para o desenvolvimento do trabalho, detalhando aspectos específicos do projeto bem como o contexto geral dos tópicos abordados.

A seguir o capítulo 3 apresenta a metodologia utilizada para o desenvolvimento do trabalho.

3 METODOLOGIA


Este capítulo aborda as diferentes etapas do processo de desenvolvimento do sistema. Inicialmente o diagrama geral é apresentado e posteriormente cada parte integrante do sistema separadamente.

3.1 Visão Geral

A figura 13 apresenta a visão geral do sistema a ser desenvolvido (DroidTracer), incluindo o módulo do sistema de aquisição (DroidScope). Como podemos observar existem três componentes externos que são necessários para a operação do sistema, um dispositivo com sistema operacional Android, onde o usuário controla as funcionalidades e visualiza os resultados. Uma fonte externa que é derivada para alimentar todos os circuitos e possibilita a geração dos sinais, e por fim o sistema ou circuito a ser testado.

Figura 13: Visão geral do projeto DroidTracer

Fonte: Autoria Própria



3.2 Projeto do Gerador de Sinais

Como apresentado o sistema para aferição da resposta em frequência será criado através do conjunto gerador de sinais e osciloscópio. Ambos os instrumentos são separados e funcionam de maneira independente, mas são controlados pelo mesmo microcontrolador, possibilitando a sincronia necessária para operação como equipamento traçador de curvas.

3.2.1 Sintetizador de Sinais

Para geração das formas de onda do gerador de sinais o circuito integrado AD9833 da Analog Devices foi escolhido. Este dispositivo possui uma larga escala de frequência e alta resolução, sendo dessa forma adequado para a aplicação em questão. Um resumo do *datasheet* do CI AD9833 da Analog Devices pode ser visto no Anexo A.


3.2.2 Comunicação SPI

A comunicação com o dispositivo DDS (AD9833 da Analog Devices) acontece através de um barramento SPI, neste barramento o microcontrolador do kit de desenvolvimento opera como *master*. A interface de comunicação serial 3 do microcontrolador foi escolhida para operação do DDS, os pinos desta interface podem ser acessados em conectores externos disponíveis no kit, facilitando o desenvolvimento.

As conexões foram feitas conforme *datasheet* disponibilizado pelos fabricantes, respeitando-se as recomendações de resistores de *pull-up* e *pull-down*, conforme a figura 14.

Figura 14: Ligação SPI com resistores de *pull-up* e *pull-down*

Fonte: Autoria Própria




3.2.3 Oscilador

O circuito integrado DDS necessita de um sinal de clock para sua operação, este sinal de clock é gerado através de um oscilador. Os valores de frequência de saída são conjugações do valor do oscilador utilizado.

O oscilador escolhido é de 25 MHz, valor máximo permitido pelo circuito integrado, aumentando o *range* de frequências disponíveis na saída. A figura 15 apresenta a ligação elétrica do oscilador.

Figura 15: Esquemático do oscilador para o circuito integrado DDS

Fonte: Autoria Própria




3.2.4 Filtro Passa Baixas/Filtro Reconstrutor de Sinais

O circuito DDS necessita de um filtro passa baixas para a reconstrução de sinais na sua saída. O *datasheet* do circuito integrado recomenda filtros de terceira ordem ou de ordem superior para reconstrução de alta fidelidade mesmo em altas frequências. O valor de frequência de corte recomendado é de 10 MHz.

O amplificador operacional AD8042 da Analog Devices foi utilizado para a construção do filtro, este CI foi escolhido por possuir uma larga faixa de banda passante (160 MHz para ganho unitário) e possibilitar elevados ganhos mantendo baixa distorção do sinal. A figura 16 apresenta o circuito do filtro reconstrutor. O filtro foi projetado com topologia Sallen-Key e função de aproximação Butterworth.

Figura 16: Esquema elétrico do filtro passa baixas de terceira ordem de saída do DDS


Fonte: Autoria Própria



O filtro passa baixas atenua as altas frequências presentes no sinal DDS, tornando o sinal mais “alisado”. A figura 17 apresenta a resposta em frequência teórica do filtro projetado.

Figura 17: Resposta em frequência teórica do filtro passa baixas de terceira ordem do gerador de sinais

Fonte: Autoria Própria



3.2.5 Estágios de Amplificação

O sinal de saída do filtro passa baixas possui amplitude na faixa de 0,6 V e capacidade de corrente limitada pelo amplificador operacional utilizado no filtro. Para adequar este sinal aos requisitos foi necessária a construção de um amplificador de tensão e um amplificador de corrente (*buffer*).


3.2.6 Amplificador de Tensão

O controle do nível da tensão de saída é fundamental na operação de um gerador de sinais. Portanto, o estágio de amplificação de tensão deve possuir um elemento capaz de alterar o ganho do circuito conforme operação do usuário. Um amplificador inversor, em conjunto com um potenciômetro, foi utilizado para adquirir estas características.

O segundo amplificador operacional disponível no circuito integrado AD8042 foi utilizado para este estágio, eliminando a necessidade de colocação de outro componente similar. A figura 18 apresenta o esquema simplificado do amplificador operacional, configurado como amplificador de tensão com ajuste manual de ganho através do potenciômetro PT1.

Figura 18: Amplificador de tensão controlável do gerador de sinais

Fonte: Autoria Própria



O ganho do amplificador é variado através da alteração do valor do potenciômetro, este ganho é aplicado na saída do filtro passa baixas e o sinal amplificado é transferido ao *buffer* de corrente. Capacitores foram adicionados entre as tensões de alimentação e o terra analógico do circuito, isto deve ser feito para suprir picos de corrente ao circuito integrado quando sinais de alta variação são amplificados.

3.2.7 Amplificador de Corrente


A capacidade de corrente de saída do AD8042 utilizado como amplificador de tensão fica abaixo dos valores especificados, gerando a necessidade de um circuito capaz de aumentar o fornecimento de potência do sistema. A necessidade de suprir corrente mantendo a fidelidade do sinal operando em altas frequências dificulta a escolha de um amplificador operacional adequado.

O circuito integrado AD8397 da Analog Devices é um amplificador operacional de alta corrente especializado para aplicações de áudio com capacidade para fornecer até 310 mA de corrente

em sua saída. A sua faixa de alimentação vai até +12/-12 V, tornando-o adequado para cumprir os requisitos de projeto. A largura de banda é suficiente para operação dentro do espectro de frequências do sinal gerado, a figura 19 mostra a resposta em frequência do AD8397.

Figura 19: Resposta em frequência do AD8397 da Analog Devices


Fonte: www.analog.com/data-sheets/AD8397.pdf



Como o ganho de tensão é unitário neste estágio a faixa de operação do CI atende aos requisitos de projeto. Este é o último estágio antes da saída do gerador, portanto se faz necessário à adição de um resistor em série de 50 Ω , para atender os requisitos da impedância de saída, conforme apresenta a figura 20.

Figura 20: Esquema elétrico do *buffer* de corrente com o resistor de 50 Ω de saída

Fonte: Autoria Própria



Este resistor se faz necessário para igualar as características do gerador projetado ao padrão da indústria e também proteger a saída do DroidTracer contra possíveis curtos-circuitos. A potência média de dissipação deste resistor deve prever este cenário, de máxima tensão de saída e máxima corrente, logo ele deve suportar a potência descrita pela equação (6), considerando a geração de uma onda senoidal.

$$P_{med} = V_{rms} * I_{rms} = \frac{V_{rms}^2}{R} = \frac{\left(\frac{V_p}{\sqrt{2}}\right)^2}{R} = 0,72[W] \quad (6)$$

O valor de 8,5 V é utilizado como tensão de pico, pois o CI AD8397 tem queda de aproximadamente 0,5 V em cada tensão de alimentação (+9 V). Em função da potência máxima dissipada de 0,72 W o resistor comercial escolhido tem capacidade de dissipação de 1 W.

3.3 Projeto da Placa de Circuito Impresso do Gerador de Sinais


3.3.1 Esquemático do Gerador de Sinais

A composição do esquemático é feita através da união dos elementos citados anteriormente com um circuito para recepção de alimentação externa. Este circuito é composto por reguladores de tensão e capacitores com objetivo de garantir que a tensão de alimentação atenda aos requisitos dos amplificadores operacionais. Foram adicionados capacitores de desacoplamento conforme orientações disponíveis nos *datasheets* de cada circuito integrado.

Na construção do esquemático e de um *layout* se fez necessária a construção de *symbol* e *packings* para cada um dos componentes utilizados. Os *symbols* são os elementos que representam a lógica do circuito integrado, enquanto os *packings* representam as suas características físicas. A figura 21 apresenta o circuito integrado AD9833 criado.

Figura 21: Representação do CI AD9833 da Analog Devices. (a) Detalhe dos *pads* no circuito impresso. (b) símbolo elétrico do componente.


Fonte: Autoria Própria



A figura 22 apresenta a representação do circuito integrado AD8397.

Figura 22: Representação do CI AD8397 da Analog Devices. (a) Detalhe dos *pads* no circuito impresso. (b) Símbolo elétrico do componente.


Fonte: Autoria Própria



Com o intuito de facilitar a integração com o kit de desenvolvimento e diminuir a utilização de fios para conexão o layout do kit foi analisado, possibilitando a criação de um esquemático que se adeque às características do kit. Este estudo resultou na utilização de três conectores para comunicação, conforme figura 23.

Figura 23: Conectores de interface da placa de geração dos sinais com o kit TM4C1294XL da Texas Instruments

Fonte: Autoria Própria



Os sinais compartilhados são:

- SDATA: Pino de dados do barramento SPI, conecta o pino de dados do microcontrolador com o pino de dados do CI AD9833;
- DGND: Terra digital, referência para os circuitos digitais do microcontrolador e da placa desenvolvida;
- FSYNC: Sinal de sincronia para comunicação do AD9833 é equivalente ao *chip select* do CI;
- SCLK: Sinal de clock da comunicação SPI.

3.3.2 Projeto do *Layout* do Gerador de Sinais

A placa de condicionamento de sinais do Droidscope acessa os pinos do kit pela parte inferior da placa, ocupando toda a área do kit. Com intuito de manter compatibilidade a placa do gerador de sinais foi construída para acessar o kit pela parte superior. Os *holes* disponíveis no kit foram espelhados na placa desenvolvida com intuito de facilitar a fixação, além disto, os conectores utilizados são compatíveis com os disponíveis no módulo, facilitando o acoplamento entre o módulos do DroidTracer.

Baseando-se na colocação dos furos e dos conectores os componentes foram ordenados, observando-se a característica do sinal (analógico ou digital) para criar uma fronteira entre os diferentes sinais. As trilhas de um mesmo sinal, por exemplo: alimentação analógica e terra analógico; alimentação digital e terra digital; sinal de saída e terra analógico; foram desenhadas de forma simétrica, diminuindo o efeito de possíveis ruídos.

Outra questão importante observada durante a construção do layout foi atender as recomendações feitas pelos fabricantes dos CIs utilizados. Uma questão importante é o *placement* dos capacitores de desacoplamento e dos capacitores para suprir picos de corrente, ambos sendo colocados


próximos ao CI em questão. Também foram observadas recomendações com relação às trilhas, como a proximidade máxima e a não colocação de trilhas abaixo de determinados componentes. As especificações utilizadas para construção do *layout* da placa são:

- 2 *layers*;
- Espessura do cobre: 1 onça;
- Tolerância na furação e contorno: 0,2 mm;
- Espessura mínima e isolamento mínimo: 8 mils.

A figura 24 a camada *top layer* do circuito impresso da placa geradora de sinais.

Figura 24: Trilhas e pads do top layer da placa geradora de sinais


Fonte: Autoria Própria



A figura 25 apresenta a camada *bottom layer* do circuito impresso da placa geradora de sinais.

Figura 25: Trilhas e pads do bottom layer da placa geradora de sinais

Fonte: Autoria Própria




Um conector BNC padrão foi utilizado para fornecer a saída do circuito aos circuitos em teste, conforme identificado no item 3.2.7. Com objetivo de evitar a utilização de fios, decidiu-se colocar este conector soldado na placa.

3.3.3 Integração do gerador de sinais com o Droidscope

A alimentação do circuito do Droidscope bem como o módulo de desenvolvimento é realizada através do conector USB extra, disponível no kit. Com a adição do projeto do gerador de sinais a alimentação passou a ser fornecida pela fonte disponível no circuito. O *layout* da placa foi construído de forma a possibilitar a integração com o kit usando as mesmas dimensões que o circuito impresso do Droidscope. Dessa forma as três placas podem ser encaixadas formando um bloco de fácil manuseio. A figura 26 apresenta uma foto da conexão entre as três placas.

Figura 26: DroidTracer: conexão entre as três placas que compõem o sistema

Fonte: Aatoria Própria



3.4 Projeto do *Firmware* do DroidTracer

Este capítulo apresenta o desenvolvimento do *firmware* para controle do gerador de sinais e comunicação com o aplicativo.

3.4.1 Protocolo de comunicação USB

As alterações do funcionamento do sistema acarretaram na necessidade de mudança do protocolo de comunicação utilizado no DroidScope. Como apresentado, o protocolo construído opera somente com um comando, tornando a estrutura existente proibitiva. A tabela 1 apresenta a estrutura do protocolo de comunicação.

Tabela 1: Protocolo USB

Início de pacote	<i>Opcode</i> comando	LSB parâmetros	MSB parâmetros	Parâmetro [n]
0xAA	0x01	0x01	0x00	0x02


Este formato é seguido em ambos os sentidos de comunicação entre o microcontrolador e o aplicativo. Esta estrutura acrescenta mais liberdade ao sistema, não sendo necessária a transferência de todas as variáveis de configuração a cada nova transação.

3.4.2 Máquina de comunicação SPI

A comunicação com o AD9833 foi realizada através do protocolo SPI, para isso um módulo responsável pela configuração e operação do protocolo foi criado. A máquina SPI pode ser representada pelo diagrama de estados da figura 27.

Figura 27: Máquina de estados da comunicação serial SPI

Fonte: Autoria Própria



O funcionamento da máquina de comunicação SPI:

- **STANDBY:** Representa o estado de início do sistema. Após inicialização do sistema e respectiva configuração dos registradores é alterado para IDLE. Quando ocorre um erro de comunicação a máquina volta para STANDBY por um período de tempo, reconfigurando todos os registradores na sequência;
- **IDLE:** Este é o estado que aguarda a chegada de novos pacotes para envio, ele é acionado após a inicialização dos registradores ou do término de um envio;
- **TX:** Estado responsável pela transmissão de fato, é acessado após comando de envio de um pacote. Este estado controla a transmissão e o tratamento de erros, fazendo controle dos registros e tempo de envio;
- **WAITING:** Este estado é acessado quando a FIFO de transmissão enche, após a transmissão de todos os bytes da FIFO retorna ao estado de transmissão.

3.4.3 Pacote de dados SPI

Os pacotes de comunicação devem ser construídos conforme especificação do circuito integrado AD9833 da Analog Devices. Cada pacote é composto por 10 bytes e indica status de configuração e frequência de saída. O cálculo do registrador que indica o valor de frequência a ser gerada segue a equação (7).

$$Reg = \frac{f_{saida} * 2^{28}}{f_{clk}} \quad (7)$$

Onde o denominador (f_{clk}) é a frequência do clock fornecido ao circuito integrado (25 MHz). A tabela 2 exemplifica o envio de uma frequência de 400 Hz.

Tabela 2: Pacote de comunicação AD9833.

Palavra	Interpretação
0x2100	O bit 9 é setado para desativar a saída. O bit 14 indica que será carregada uma nova frequência.
0x50C7	Os bits 16 e 15 indicam o registrador destino, os demais indicam os LSB da frequência.
0x4000	Os bits 16 e 15 indicam o registrador destino, os demais indicam os MSB da frequência.
0xC000	Os bits 16 e 15 indicam o registrador de fase e os demais indicam fase 0.
0x2000	Este valor deve ser enviado para desativar o <i>reset</i> , a saída será ativada após 7 ciclos de clock.

Este formato foi utilizado para gerar todas as frequências de saída, alterando-se apenas os 28 bits correspondentes à frequência desejada.


3.5 Projeto do App Android para o DroidTracer

A visualização e o controle dos parâmetros do sistema são feitos através do dispositivo Android desenvolvido. O usuário pode selecionar a faixa de frequência, tempo de estabilização e o espaçamento entre os pontos nos quais será avaliada a resposta frequência. O aplicativo é responsável por iniciar os processos de leitura e seleção de frequência do sistema, a comunicação sempre é iniciada pelo aplicativo, que opera como *master (host)* no protocolo USB.

3.5.1 Diagrama UML do Aplicativo Android

Figura 28: Diagrama UML do aplicativo desenvolvido.

Fonte: Autoria Própria



A figura 28 representa o diagrama de classes UML do aplicativo desenvolvido. Existem duas *threads* que controlam o funcionamento, uma responsável pelo processo de leitura em si e outra responsável por controlar a UI. A classe *FrequencyResponseActivity* é responsável pelo controle e pela *thread* da UI enquanto a classe *CommunicationControl* é responsável pela *thread* de comunicação.

O protocolo de comunicação utilizado requer a construção de um pacote de dados no formato específico. A classe de comunicação utiliza uma *struct* (*CommunicationPacket*) que implementa este pacote, preenchendo os dados dentro desta *struct* e enviando-a através da função *USBSend()*. A classe *USBControl* implementa a chamada das funções de acesso ao periférico USB disponível em *smartphones*, ela realiza a interface entre os métodos do sistema operacional e os métodos do aplicativo.

A função *StartReadings()* é responsável por realizar todo o controle do processo de coleta de dados, gerenciando o envio de pacotes para o microcontrolador e armazenando os valores coletados. Esta função utiliza os parâmetros escolhidos pelo usuário como entrada e calcula os pontos nos quais a resposta em frequência deve ser avaliada.

Após o processo de leitura dos dados a função *StartReadings()* retorna indicando o sucesso ou falha da operação, em caso de falha um código de erro é gerado e mostrado para o usuário. Se as leituras forem bem sucedidas a função *ConvertData()* calcula a fase e magnitude para cada ponto de

leituras e converte estes dados em objetos do tipo Series. Estes objetos são então enviados para um objeto da classe GraphView e mostrados na tela para visualização pelo usuário.

As classes ConfigurationActivity e DialogDataInterface são classes utilizadas para o controle e recuperação dos dados do diálogo de configuração, elas seguem o padrão de desenvolvimento de aplicativos para o sistema operacional Android.

O aplicativo é responsável por armazenar e processar os dados das leituras para aferição das medidas em cada ponto de coleta.

O processo de aquisição de um ponto qualquer começa com o ajuste da frequência de saída do gerador de sinais, este ajuste é feito através do envio de um comando do aplicativo para o microcontrolador. Após o ajuste da frequência de saída, o tempo de estabilização é aguardado e o processo de medição é iniciado em sequência.

Os dados da leitura são armazenados e o aplicativo verifica qual ganho foi ganho utilizado para realizar a medição em cada um dos canais, esta consulta é feita através do envio de um comando para o *firmware*. O mesmo processo se repete para todos os pontos de leitura e é repetido para cada frequência até que tenham sido obtidas dez amostras de fase e de magnitude. O valor final da magnitude e da fase para um determinado ponto é calculado através da média das leituras, sendo que o valor máximo e o valor mínimo são excluídos.

3.5.2 Algoritmo para Leitura de Magnitude

Inicialmente os valores finais de cada amostra colhida são calculados, este valor final é obtido através do valor lido e do ganho utilizado para leitura de cada canal. Após isto o aplicativo processa o vetor de amostras e encontra os máximos e mínimos dos vetores de leitura dos dois canais. Estes valores são armazenados e novas leituras são feitas até que se obtenha um mínimo de 10 amostras de máximos e 10 amostras de mínimos.

O valor de tensão considerado para o cálculo da magnitude é a diferença entre um determinado par de máximos e mínimos, o que resulta no valor de tensão pico a pico de cada um dos canais. Após isto o valor final da magnitude é calculado através da equação (4).

3.5.3 Algoritmo para Leitura de Fase

O algoritmo utilizado para leitura de fase consiste na detecção de passagens por zero do sinal de cada canal. Este tipo de detecção de fase requer que o sinal seja processado digitalmente para obter resultados satisfatórios. (SEDLACEK; KRUMPHOLC, 2005).

Após a reconstrução do sinal através do cálculo do valor final para cada uma das amostras, um filtro de média móvel é aplicado no vetor de leituras de cada um dos canais. A aplicação da média móvel tem como objetivo evitar a detecção de falsas passagens por zero que podem ser causadas por

ruído na leitura ou a presença de harmônicas de maior frequência no sinal. (SEDLACEK; KRUMPHOLC, 2005).

O algoritmo processa novamente os vetores de amostras para encontrar as passagens por zero em cada um destes, encontrando duas amostras consecutivas com sinais diferentes. Por fim, uma interpolação entre as duas amostras com sinais distintos é realizada para aumentar a precisão da detecção do ponto de passagem por zero.

Com os índices das diferentes passagens por zero de cada um dos sinais o cálculo da diferença de fase entre os sinais é realizado através da divisão da diferença entre uma determinada passagem por zero pelo período do sinal do canal de entrada.

3.6 Comentários

Este capítulo apresentou as principais etapas do desenvolvimento do trabalho. O próximo capítulo apresentará os resultados obtidos.

4 RESULTADOS

Este capítulo apresenta os resultados obtidos no desenvolvimento do projeto, os resultados foram separados em resultados de desenvolvimento e resultados de gestão.

4.1 Resultados de desenvolvimento do DroidTracer

Esta seção apresentará os resultados obtidos no desenvolvimento do projeto, os resultados do gerador de sinais e da funcionalidade de traçar as curvas de resposta em frequência foram divididos para facilitar a análise de cada módulo integrante do sistema.


4.1.1 Resultados do Gerador de Sinais

O sistema foi capaz de alterar a frequência da onda de saída de maneira satisfatória. Os comandos recebidos pelo CI AD9833 da Analog Devices são processados respeitando a faixa de operação entre 20 Hz e 20 kHz.

A seleção da frequência é feita pelo aplicativo, que durante a operação altera o valor de maneira sequencial entre a frequência de varredura inicial e a frequência de varredura final. O sinal de saída do CI AD9833 da Analog Devices possui amplitude constante para toda a faixa de frequências. Além disso, o sinal mantém a característica senoidal, garantindo que o equipamento realiza toda a leitura nos parâmetros selecionados pelo usuário. A figura 29 apresenta a forma de onda de saída do gerador de sinais em diferentes valores de frequência.

Figura 29: Variação da frequência gerada pelo gerador de sinais do DroidTracer. (a) Onda senoidal de 100 Hz. (b) Onda senoidal de 1 kHz. (c) Onda senoidal de 10 kHz.


Fonte: Autoria Própria



O barramento SPI permitiu que a variação da frequência acontecesse de maneira ágil, por se tratar de uma comunicação de alta velocidade. Esta característica é de grande importância para reduzir o tempo que o sistema leva para levantar determinada resposta em frequência.

Devido a capacidade de operação *rail-to-rail* dos amplificadores utilizados a tensão de saída pode ser selecionada entre 500 mVpp e 18 Vpp, através do ajuste manual do potenciômetro PT1. A figura 30 apresenta a variação de tensão do sistema em uma mesma frequência.

Figura 30: Variação da tensão de saída do gerador de sinais do DroidTracer com frequência constante.




Os resultados obtidos com o desenvolvimento do circuito de geração funções possibilitaram o controle necessário para o desenvolvimento do traçador de curvas de resposta em frequência. O circuito desenvolvido foi capaz de controlar a frequência mantendo a mesma tensão de saída bem como alterar a tensão de saída em uma mesma frequência.

4.1.2 DUT 1 - Resposta em Frequência de um Filtro Passa Baixas de Ordem 1

O filtro passa baixas de primeira ordem será utilizado para demonstrar uma comparação entre o sistema desenvolvido e outros métodos para obtenção da resposta em frequência. Os valores obtidos pelo sistema serão comparados com valores teóricos e uma leitura convencional. A figura 31 mostra o circuito passa baixas de primeira ordem utilizado nos testes.

Figura 31: DUT 1: filtro passa baixas de primeira ordem

Fonte: Autoria Própria



A frequência de corte do filtro é definida como o ponto onde a relação entre a saída e a entrada atinge o valor de -3 dB e pode ser calculada através da equação (7).

$$F_c = \frac{1}{2 * \pi * R * C} \approx 730 \text{ [Hz]} \quad (7)$$


Os valores de ganho e fase foram levantados da maneira convencional a título de comparação. Estas medidas foram feitas utilizando-se um osciloscópio e um gerador de sinais comerciais, através do seguinte roteiro:

1. A frequência do gerador de sinais é ajustada para o ponto a ser medido;
2. Os valores de pico dos sinais de saída e entrada são medidos;
3. O tempo entre a subida de cada um dos sinais é medido com os cursores do osciloscópio;
4. Os valores de ganho e da fase são calculados para o ponto conforme equações (4) e (5).

A figura 32 apresenta o gráfico que relaciona os valores obtidos com a medição convencional, a medição do DroidTracer e a resposta em frequência teórica para o filtro passa baixas apresentado na figura 31.

Figura 32: DUT 1 - Gráfico da relação entre ganho teórico, prático e medido pelo DroidTracer para um filtro passa baixas de 1 ordem.

Fonte: Autoria Própria




Como podemos observar os valores lidos através de ambos os métodos práticos (DroidTracer e medição convencional) se aproximam muito do valor teórico calculado. A curva de ganho da resposta em frequência teórica foi calculada a partir de uma medição dos valores reais dos componentes, não de seus valores tabelados.

Através da análise visual do gráfico é possível verificar que os erros de medição se acentuam com o aumento da frequência e a diminuição da amplitude do sinal de saída. Por se tratar de um filtro passa baixas os dois efeitos se somam, aumentando significativamente o erro nas medições em frequências mais altas. Este efeito pode ser verificado nas duas medições práticas, apesar de ser mais significativo na medição do DroidTracer.

A figura 33 apresenta a relação entre as medições de fase três métodos.

Figura 33: DUT 1 - Gráfico da relação entre fase teórica, prática e medida pelo DroidTracer para um filtro passa baixas de 1 ordem.

Fonte: Autoria Própria



A medição da fase é deteriorada com o aumento da frequência através do seguinte fenômeno: quanto maior a frequência do sinal a ser lido menor o número de pontos que formam cada ciclo senoidal, aumentando o valor correspondente em graus de cada índice do vetor de leitura. Com o aumento do “peso” de cada índice um possível erro na detecção de passagem por zero passa a ter uma contribuição mais significativa na medição final.

A tabela 3 apresenta os erros de medição médios para cada tipo de leitura em relação ao valor teórico. Para cada frequência na qual foram lidos os valores de ganho e fase, o erro da medição convencional e o erro da medição do DroidTracer foram calculados, considerando-se o valor teórico como valor verdadeiro. O erro médio considerado é a média entre os erros obtidos em cada uma destas frequências.

Tabela 3: Erros de medição.

Tipo de leitura	Erro convencional médio	Erro DroidTracer médio
Ganho	0,09 dB	0,23 dB
Fase	1,55 °	2,46 °


O circuito de medição do DroidScope é sensível até níveis de tensão de 0,5 Vpp, criando um limite mínimo para a capacidade de medição dos sinais atenuados. Levando em consideração que o

valor de tensão gerado chega até 18 Vpp o mínimo valor de ganho que pode ser lido é aproximadamente -30 dB.

A figura 34 apresenta o levantamento feito pelo DroidTracer do circuito analisado, com leituras realizadas com passos de 100 Hz no intervalo de 20 Hz à 20 kHz e sinal de entrada com amplitude de 18 Vpp.

Figura 34: DUT 1 - DroidTracer: Resposta em frequência de filtro passa baixas de 1 ordem

Fonte: Autoria Própria




4.1.3 DUT 2 - Resposta em Frequência de um Filtro Passa Altas de Ordem 1

O filtro passa altas utilizado para os testes é constituído do mesmo circuito apresentado na Figura 31, porém com a inversão da colocação do resistor e do capacitor. O valor de resistência e capacitância também foram mantidos, logo a frequência de corte do filtro passa altas é a mesma apresentada pela equação (7).

A figura 35 apresenta o ganho da resposta em frequência teórica para o circuito do filtro passa altas utilizado nos testes.

Figura 35: DUT 2 - Ganho da resposta em frequência teórica do filtro passa altas de primeira ordem testado


Fonte: Autoria Própria



A figura 36 apresenta fase da resposta em frequência teórica do filtro passa altas de primeira ordem.

Figura 36: DUT 2 - Fase da resposta em frequência teórica do filtro passa altas de primeira ordem testado


Fonte: Autoria Própria



A figura 37 apresenta o levantamento feito pelo DroidTracer do filtro passa altas de primeira ordem, com leituras realizadas com passos de 100 Hz no intervalo de 20 Hz à 20 kHz e sinal de entrada com amplitude de 18 Vpp.

Figura 37: DUT 2 - DroidTracer: Resposta em frequência do filtro passa altas de ordem 1.

Fonte: Autoria Própria




4.1.4 DUT 3 - Resposta em Frequência de um Filtro Passa Baixas de Ordem 2

O circuito passa baixas de segunda ordem testado é apresentado na figura 38.

Figura 38: DUT 3 - circuito passa baixas de segunda ordem.


Fonte: Autoria Própria



O circuito de segunda ordem possui características semelhantes ao de primeira ordem, mas por possuir dois pólos em um mesmo ponto dobra o efeito da redução do ganho e da variação de fase. A figura 39 apresenta o gráfico obtido pelo DroidTracer para o circuito de segunda ordem, com leituras realizadas com passos de 10 Hz no intervalo de 20 Hz à 680 Hz e sinal de entrada com amplitude de 18 Vpp.

Figura 39: DUT 3 - DroidTracer: Resposta em frequência de filtro passa baixas de 2 ordem.

Fonte: Autoria Própria




Vale observar que o limite de operação do sistema foi atingido e este efeito pode ser visto pela característica constante da resposta de fase na região final do gráfico. Isso acontece quando o sistema para de mensurar a fase após o sinal de saída ser reduzido abaixo de 0,5 Vpp.

A figura 40 apresenta o ganho da resposta em frequência teórica do filtro passa baixas de segunda ordem.

Figura 40: DUT 3 - Ganho da resposta em frequência teórica do filtro passa baixas de segunda ordem


Fonte: Autoria Própria



A figura 41 apresenta a fase da resposta em frequência teórica do filtro passa baixas de segunda ordem.

Figura 41: DUT 3 - Fase da resposta em frequência teórica do filtro passa baixas de segunda ordem

Fonte: Autoria Própria




4.1.5 DUT 4 - Resposta em Frequência de um Filtro Notch

O filtro notch possui como principal característica a atenuação de uma faixa estreita de frequências. A figura 42 apresenta o circuito notch utilizado nos testes do sistema.

Figura 42: DUT 4 - circuito do filtro notch.


Fonte: Autoria Própria



A faixa de corte da topologia está centrada em aproximadamente 60 Hz, portanto a resposta em frequência deve ter um valor mínimo de ganho e uma troca na polaridade da fase neste valor. A figura 43 apresenta o ganho teórico do filtro notch.

Figura 43: DUT 4 - Ganho da resposta em frequência teórica do filtro notch


Fonte: Autoria Própria



A figura 44 apresenta o a resposta de fase do filtro notch testado.

Figura 44: DUT 4 - Resposta em frequência teórica do filtro notch.


Fonte: Autoria Própria



A figura 45 apresenta a resposta em frequência obtida pelo Droidscope, a leitura foi realizada com variação de 1 Hz no intervalo de frequência de 20 Hz à 120 Hz e sinal de entrada com amplitude de 18 Vpp.

Figura 45: DUT 4 - DroidTracer: Resposta em frequência de filtro notch.

Fonte: Autoria Própria



4.2 Resultados de Gestão de Projeto

Este capítulo vai apresentar o desenvolvimento do ponto de vista da gestão do projeto, com enfoque na gestão de recursos e custos.

4.2.1 Gestão de Recursos

O desenvolvimento do projeto teve início em julho de 2017, com definição das funcionalidades a serem desenvolvidas e o recebimento de um kit Droidscope. O projeto foi dividido em tarefas para facilitar a organização e planejamento de cada etapa do desenvolvimento. As dependências entre as tarefas foram levantadas e uma estimativa do número de horas necessário para conclusão de cada tarefa foi feita. A tabela 4 apresenta a divisão do projeto em tarefas.

Tabela 4: Divisão em tarefas do projeto.

Tarefa	Descrição	Dependência	Estimativa	Horas gastas
1	Requisitos		5	5
2	Estudo do projeto Droidscope		20	25
3	Estudo do projeto do gerador de sinais	1	10	10
4	Desenvolvimento do gerador de sinais	3	40	75
5	Estudo do projeto de <i>firmware</i>	2	10	10
6	Desenvolvimento e alterações de <i>firmware</i>	5	20	45
7	Testes do <i>firmware</i>	6	5	5
8	Testes do circuito gerador de sinais	4 e 6	10	10
9	Projeto do aplicativo	2	30	45
10	Desenvolvimento do App Android	9	30	50
11	Desenvolvimento da PCI	2 e 4	15	25
12	Testes do sistema	6, 10 e 11	20	30
13	Calibração do sistema	12	5	5
14	Escrita do relatório	13	40	50
15	Reuniões com o orientador		20	30
Total			280	420

O término do projeto estava inicialmente planejado para dezembro de 2017, mas em função dos erros nas estimativas do tempo necessário para cada tarefa não foi possível cumprir este prazo, atrasando a conclusão do projeto para maio de 2018.

4.2.2 Gestão de Custos

Os custos de desenvolvimento do projeto foram relativos à compra de material para o desenvolvimento e a construção de três protótipos. Alguns dos componentes eletrônicos utilizados tiveram que ser importados e aumentando significativamente o custo final. Ademais, as PCIs desenvolvidas utilizam a tecnologia SMD o que incrementa o custo de cada placa. A tabela 5 apresenta os custos do projeto.

Tabela 5: Orçamento do projeto.

Item	Valor(R\$)
Componentes eletrônicos	367,55
Confecção PCIs	420,00
Caixa e materiais para montagem	92,60
Custo Total	879,55

4.3 Comentários

Este capítulo apresentou os resultados obtidos com o projeto do ponto de vista de desenvolvimento bem como de gestão. As funcionalidades foram apresentadas através de imagens e gráficos que representam o desempenho do equipamento em diferentes condições.

O próximo capítulo apresenta as conclusões do trabalho, evidenciando as dificuldades encontradas, sugestões para trabalhos futuros e conclusões finais.

5 CONCLUSÕES

5.1 Dificuldades Encontradas

- Cálculo do valor da fase em altas frequências
Os altos valores de frequências fazem o sistema de leitura trabalhar com um número menor de pontos por ciclo. Este menor número de leituras por ciclo acarreta no aumento do erro, pois cada ponto de leitura passa a ter um valor mais significativo em graus;
- Ruído de leitura em sinais de baixa amplitude
Como citado anteriormente o dispositivo Droidscope, utilizado como base para o desenvolvimento do levantador de resposta em frequência, possui a capacidade de ler com precisão sinais de até 0,5 Vpp. Este valor relativamente alto acaba gerando a impossibilidade de levantar a resposta em frequência de forma mais detalhada;
- Compensação resposta em frequência do circuito de leitura
O circuito de tratamento de sinais Droidscope possui três níveis de ganho distintos, cada circuito de ganho é selecionado separadamente através de chaves analógicas. Cada circuito possui uma resposta em frequência associada e esta resposta em frequência deve ser compensada realizar a leitura de ganho e fase corretamente;
- Controle ágil do gerador de sinais
O processo de alteração da frequência a ser gerada pelo circuito DDS acarreta em *delay* significativo no processo de leitura, a otimização desta tarefa para obter mais velocidade foi necessária.

5.2 Sugestões para Trabalhos Futuros

O projeto pode ser dividido em três frentes de trabalho: processo de aquisição de sinais, processo de geração dos sinais e aplicativo de amostragem para o usuário. O aplicativo pode contar com funcionalidades mais avançadas além de uma interface mais amigável. Dentre as funcionalidades que podem ser adicionadas vale ressaltar: cálculo do atraso de grupo, estimativa no tempo de leitura da resposta em frequência, mostrar os pontos de leitura na medida em que as leituras são realizadas.

O circuito de geração de sinais pode ser alterado para funcionar a partir de uma fonte de alimentação normal, deixando de necessitar uma fonte simétrica externa.

O processo de aquisição pode ser modificado para aumentar a frequência de leitura aumentando assim a faixa de frequência no qual o sistema pode operar. Para tanto pode se utilizar um microcontrolador mais rápido ou mesmo um circuito integrado dedicado à leitura. Além disso, o circuito de tratamento de sinais pode ser alterado para aumentar a capacidade de leitura de pequenos sinais, o que aumentaria o nível mínimo de leitura.

5.3 Conclusões

O levantamento da resposta em frequência é um processo importante que descreve características de um circuito elétrico ou eletrônico. Quando este levantamento é realizado através de aquisições manuais o processo é demorado. O desenvolvimento do sistema de aquisição Droidscope permitiu a operação conjunta com um circuito de geração de sinais para aquisição da resposta em frequência de maneira automática.

O projeto desenvolvido é capaz de realizar o levantamento da resposta em frequência de diferentes circuitos com alto nível de fidelidade. A escala de frequência de operação permite que o sistema trabalhe com circuitos de áudio (20 Hz a 20 kHz), muito comuns no desenvolvimento de aplicações didáticas.

Por fim, o desenvolvimento do projeto possibilitou a atuação nas três grandes áreas técnicas dos conhecimentos adquiridos no curso: *software*, *firmware* e *hardware*. O processo do desenvolvimento do *hardware* provou-se o mais desafiador. O fato de o trabalho ter sido construído sobre uma base desenvolvida por terceiros também requereu conhecimentos específicos e agregou no desenvolvimento do autor.

REFERÊNCIAS

KAZEKER, E. C.; GALON, F. H. **Droidscope: Osciloscópio para estudantes**. 2017. Trabalho de Conclusão de Curso, 92 f. Universidade Tecnológica Federal do Paraná, Curitiba.

EVANSVILLE, U. of. **Oscilloscope Tutorial**. 2007. Disponível em: <<http://uenics.evansville.edu/amr63/equipment/scope/setting.html>>. Acesso em: 16 de Dezembro de 2017.

TEXAS-INSTRUMENTS. **Tiva™ TM4C1294NCPDT Microcontroller DATA SHEET**. 2014. Disponível em: <<http://www.ti.com/lit/ds/symlink/tm4c1294ncpdt.pdf>>. Acesso em: 17 de Setembro de 2017.

QI, J.; SUN, Q. **Design and Analysis of a Low Cost Wave Generator Based on DDS**. 2015. Journal of Electrical and Computing Engineering, Hindawi Publishing Company.

HAYKIN, S.; VEEN, B. V. **Signals and Systems**. 2007. 2. ed. Ney York: John Wiley and Son.

SLATTERY, C.; MURPHY, E. **DDS Controls Waveforms in Test**. 2015. Disponível em: <<http://www.analog.com/articles/dds-controls-waveforms-in-test.html>>. Acesso em: 19 de Agosto de 2017.

CHEEVER, E. **What Bode Plots Represent**. 2015. Disponível em: <<http://lpsa.swarthmore.edu/Bode/Bodeall>>. Acesso em: 28 de Dezembro de 2017.

ANALOG DEVICES. **AD9833 DATA SHEET**. 2017. Disponível em: <<http://www.analog.com/media/en/technical-documentation/data-sheets/AD9833.pdf>>. Acesso em 03 de Julho de 2017.

SEDLACEK, M.; KRUMPHOLC, M. **Digital measurement of phase difference**. 2005. Czech Technical University in Prague, Faculty of Electrical Engineering. Disponível em: <http://metrology.pg.gda.pl/full/2005/M&MS_2005_427.pdf>. Acesso em: 26 de Julho de 2017.

RIORDAN, L. **PROGRAMMING THE AD9833 – AN-1070**. 2017. Disponível em: <<http://www.analog.com/media/en/technical-documentation/application-notes/AN-1070.pdf>>. Acesso em 03 de Julho de 2017.

ANALOG DEVICES. **TECHNICAL TUTORIAL DDS**. 2017. Disponível em: < <http://www.analog.com/en/education/education-library/technical-tutorial-dds.html>>. Acesso em 01 de Julho de 2017.

ANEXO A – RESUMO DO DATASHEET DO CIRCUITO INTEGRADO AD9833



Low Power, 12.65 mW, 2.3 V to 5.5 V,
Programmable Waveform Generator

Data Sheet

AD9833

FEATURES

- Digitally programmable frequency and phase
- 12.65 mW power consumption at 3 V
- 0 MHz to 12.5 MHz output frequency range
- 28-bit resolution: 0.1 Hz at 25 MHz reference clock
- Sinusoidal, triangular, and square wave outputs
- 2.3 V to 5.5 V power supply
- No external components required
- 3-wire SPI interface
- Extended temperature range: -40°C to +105°C
- Power-down option
- 10-lead MSOP package
- Qualified for automotive applications

APPLICATIONS

- Frequency stimulus/waveform generation
- Liquid and gas flow measurement
- Sensory applications: proximity, motion, and defect detection
- Line loss/attenuation
- Test and medical equipment
- Sweep/clock generators
- Time domain reflectometry (TDR) applications

GENERAL DESCRIPTION

The AD9833 is a low power, programmable waveform generator capable of producing sine, triangular, and square wave outputs. Waveform generation is required in various types of sensing, actuation, and time domain reflectometry (TDR) applications. The output frequency and phase are software programmable, allowing easy tuning. No external components are needed. The frequency registers are 28 bits wide; with a 25 MHz clock rate, resolution of 0.1 Hz can be achieved; with a 1 MHz clock rate, the AD9833 can be tuned to 0.004 Hz resolution.

The AD9833 is written to via a 3-wire serial interface. This serial interface operates at clock rates up to 40 MHz and is compatible with DSP and microcontroller standards. The device operates with a power supply from 2.3 V to 5.5 V.

The AD9833 has a power-down function (SLEEP). This function allows sections of the device that are not being used to be powered down, thus minimizing the current consumption of the part. For example, the DAC can be powered down when a clock output is being generated.

The AD9833 is available in a 10-lead MSOP package.

FUNCTIONAL BLOCK DIAGRAM




Figure 1.

Rev. F
Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

SPECIFICATIONS

VDD = 2.3 V to 5.5 V, AGND = DGND = 0 V, $T_A = T_{MIN}$ to T_{MAX} , $R_{SET} = 6.8 \text{ k}\Omega$ for VOUT, unless otherwise noted.

Table 1.

Parameter ¹	Min	Typ	Max	Unit	Test Conditions/Comments
SIGNAL DAC SPECIFICATIONS					
Resolution		10		Bits	
Update Rate			25	MSPS	
VOUT Maximum		0.65		V	
VOUT Minimum		38		mV	
VOUT Temperature Coefficient		200		ppm/°C	
DC Accuracy					
Integral Nonlinearity		±1.0		LSB	
Differential Nonlinearity		±0.5		LSB	
DDS SPECIFICATIONS (SFDR)					
Dynamic Specifications					
Signal-to-Noise Ratio (SNR)	55	60		dB	$f_{MCLK} = 25 \text{ MHz}$, $f_{OUT} = f_{MCLK}/4096$
Total Harmonic Distortion (THD)		-66	-56	dBc	$f_{MCLK} = 25 \text{ MHz}$, $f_{OUT} = f_{MCLK}/4096$
Spurious-Free Dynamic Range (SFDR)					
Wideband (0 to Nyquist)		-60		dBc	$f_{MCLK} = 25 \text{ MHz}$, $f_{OUT} = f_{MCLK}/50$
Narrow-Band ($\pm 200 \text{ kHz}$)		-78		dBc	$f_{MCLK} = 25 \text{ MHz}$, $f_{OUT} = f_{MCLK}/50$
Clock Feedthrough		-60		dBc	
Wake-Up Time		1		ms	
LOGIC INPUTS					
Input High Voltage, V_{IH}	1.7			V	2.3 V to 2.7 V power supply
	2.0			V	2.7 V to 3.6 V power supply
	2.8			V	4.5 V to 5.5 V power supply
Input Low Voltage, V_{IL}			0.5	V	2.3 V to 2.7 V power supply
			0.7	V	2.7 V to 3.6 V power supply
			0.8	V	4.5 V to 5.5 V power supply
Input Current, I_{IN}/I_{INL}			10	μA	
Input Capacitance, C_{IN}		3		pF	
POWER SUPPLIES					
VDD	2.3		5.5	V	$f_{MCLK} = 25 \text{ MHz}$, $f_{OUT} = f_{MCLK}/4096$
I_{DD}		4.5	5.5	mA	I_{DD} code dependent; see Figure 7
Low Power Sleep Mode		0.5		mA	DAC powered down, MCLK running

¹ Operating temperature range is -40°C to $+105^\circ\text{C}$; typical specifications are at $+25^\circ\text{C}$.




Figure 2. Test Circuit Used to Test Specifications

AD9833

Data Sheet

PIN CONFIGURATION AND FUNCTION DESCRIPTIONS



Figure 5. Pin Configuration

Table 4. Pin Function Descriptions

Pin No.	Mnemonic	Description
1	COMP	DAC Bias Pin. This pin is used for decoupling the DAC bias voltage.
2	VDD	Positive Power Supply for the Analog and Digital Interface Sections. The on-board 2.5 V regulator is also supplied from VDD. VDD can have a value from 2.3 V to 5.5 V. A 0.1 μ F and a 10 μ F decoupling capacitor should be connected between VDD and AGND.
3	CAP/2.5V	The digital circuitry operates from a 2.5 V power supply. This 2.5 V is generated from VDD using an on-board regulator when VDD exceeds 2.7 V. The regulator requires a decoupling capacitor of 100 nF typical, which is connected from CAP/2.5V to DGND. If VDD is less than or equal to 2.7 V, CAP/2.5V should be tied directly to VDD.
4	DGND	Digital Ground.
5	MCLK	Digital Clock Input. DDS output frequencies are expressed as a binary fraction of the frequency of MCLK. This clock determines the output frequency accuracy and phase noise.
6	SDATA	Serial Data Input. The 16-bit serial data-word is applied to this input.
7	SCLK	Serial Clock Input. Data is clocked into the AD9833 on each falling edge of SCLK.
8	FSYNC	Active Low Control Input. FSYNC is the frame synchronization signal for the input data. When FSYNC is taken low, the internal logic is informed that a new word is being loaded into the device.
9	AGND	Analog Ground.
10	VOUT	Voltage Output. The analog and digital output from the AD9833 is available at this pin. An external load resistor is not required because the device has a 200 Ω resistor on-board.

TYPICAL PERFORMANCE CHARACTERISTICS




Figure 6. Typical Current Consumption (I_{CC}) vs. MCLK Frequency for $f_{OUT} = MCLK/10$




Figure 9. Wideband SFDR vs. MCLK Frequency




Figure 7. Typical I_{CC} vs. f_{OUT} for $f_{MCLK} = 25$ MHz




Figure 10. Wideband SFDR vs. f_{OUT}/f_{MCLK} for Various MCLK Frequencies




Figure 8. Narrow-Band SFDR vs. MCLK Frequency




Figure 11. SNR vs. MCLK Frequency

APÊNDICE A – ESPECIFICAÇÕES TÉCNICAS DO SISTEMA

Especificações do DroidScope:

- Leitura de sinais na faixa de 20 Hz à 20 kHz;
- Integrável a qualquer dispositivo Android com versão superior a 3.1;
- Visualização de formas de onda, frequência de leitura e função de trigger através do aplicativo;
- *Sampling rate* de 200 kHz;
- Leitura de sinais de 0,5 Vpp à 30 Vpp;
- Amostragem de dois canais.

Especificações do Gerador de Sinais:

- Geração de sinais de 20 Hz à 20 kHz;
- Integrável a qualquer dispositivo Android com versão superior a 3.1;
- Variação da frequência de saída em até 0.1 Hz;
- Geração de sinais com amplitude de 0,5 Vpp à 18 Vpp;
- Impedância de saída de 50 Ω ;
- Corrente de saída de até 310 mA;
- Forma de ondas senoidais, quadradas e triangulares.

Especificações do DroidTracer:

- Aquisição da resposta em frequência na faixa de 20 Hz à 20 kHz;
- Integrável a qualquer dispositivo Android com versão superior a 3.1;
- Visualização e seleção dos parâmetros através do aplicativo;
- Plot dos gráficos de ganho e fase no aplicativo;
- *Sampling rate* de 200 kHz;
- Medição de até 50 pontos em menos de 60 segundos.

FREDERICO RAUL SIMON

DROIDSCOPE: Traçador de curvas de resposta em frequência.

Este Trabalho de Conclusão de Curso de Graduação foi apresentado como requisito parcial para obtenção do título de Engenheiro Eletrônico, do curso de Engenharia Eletrônica do Departamento Acadêmico de Eletrônica (DAELN) outorgado pela Universidade Tecnológica Federal do Paraná (UTFPR). O aluno Frederico Raul Simon arguido pela Banca Examinadora composta pelos professores abaixo assinados. Após deliberação, a Banca Examinadora considerou o trabalho aprovado.

Curitiba, 02 de julho de 2018.

Prof. Dr. Robinson Vida Noronha
Coordenador de Curso
Engenharia Eletrônica

Prof^ª. Dr^ª. Carmen Caroline Rasera
Responsável pelos Trabalhos de Conclusão de Curso
de Engenharia Eletrônica do DAELN

BANCA EXAMINADORA

Prof. Dr. Miguel Antonio Sovierzoski
Universidade Tecnológica Federal do Paraná
Orientador

Prof. Dr. Luciano Scandelari
Universidade Tecnológica Federal do Paraná

Prof. Dr. Dario Eduardo Dergint
Universidade Tecnológica Federal do Paraná

A folha de aprovação assinada encontra-se na Coordenação do Curso de Engenharia Eletrônica.